| 主权项 |
一种决定在一pn结构或在一绝缘层上覆矽(SOI)结构之矽表面层中之电阻率分布的方法，其至少包含以下步骤：将一具有一电阻测试结构(其具有一导电电路，该导电电路包括一半导体层在该pn或SOI结构上)的基材，放置在一量测站中；在量测站中，利由阳极氧化而从该导电电路连续地将该半导体层较深的多数下层转变成一种氧化物表面；在每一下层被转变且不移除该氧化物表面的情况下，在该量测站中测量该导电电路的薄膜电阻，以产生多数个薄膜电阻量测值；及由该些薄膜电阻量测值来计算出该电阻率分布。如申请专利范围第1项所述之方法，更包含在任一下层被转变前，测量该导电电路的一启始薄膜电阻。如申请专利范围第1项所述之方法，其中测量该薄膜电阻的步骤系与该阳极氧化步骤交替地实施。如申请专利范围第1项所述之方法，其中系以一恒定电流源施加一阳极直流电到一阴极及该测试结构之间，并测量一增量形成电压及以该增量形成电压来决定该被转变的下层的厚度。如申请专利范围第1项所述之方法，其中该阳极氧化的步骤系被局限在该测试结构所在之小区域上。如申请专利范围第5项所述之方法，其中该电阻测试结构系为一凡德保电阻交叉，及其中该阳极氧化系被局限至该些凡德保电阻之多数臂的交叉处。如申请专利范围第1项所述之方法，其中该测量薄膜电阻值的步骤系在不必移除一上方电解质的情况下来执行。如申请专利范围第1项所述之方法，更包含由该电阻率分布来计算该pn结构或矽表面层之一掺质浓度分布。如申请专利范围第8项所述之方法，其中该掺质浓度系依据特定移动率资料而由该电阻率分布计算而得。如申请专利范围第8项所述之方法，其中该掺质浓度分布系依据ASTM标准F723而由该电阻率分布计算而得。如申请专利范围第7项所述之方法，其中在测量该薄膜电阻时，系暂停该阳极氧化。如申请专利范围第6项所述之方法，其中系经由该凡德保电阻之两臂交替施加电流并在测量跨越该相对立两臂上之接点间的压降来测量该电阻。如申请专利范围第1项所述之方法，其中该由导电电路移除多数表面层的步骤系在一生产晶圆上以非破坏方式来进行，使得该生产晶片可以回到生产制程。如申请专利范围第1项所述之方法，更包含施加一磁场至该电阻测试结构并量测霍尔薄膜系数。如申请专利范围第14项所述之方法，更包含由该霍尔薄膜系数计算一移动率分布。一种特征化一半导体层的方法，至少包含步骤：在一生产积体电路基材上，形成一测试结构，其具有一电绝缘半导体层在一基材表面上；在一量测站上，接收该基材；在量测站中，利由阳极氧化而从该半导体表面连续地将该半导体层较深的多数下层转变成一氧化物表面；在每一下层被转变且不移除该氧化物表面的情况下，测量该半导体层的个别薄膜电阻，以产生多数个电阻量测值；由该些电阻量测值，计算该半导体层的电阻率分布；及在完成该些电阻量测后，在制造积体电路时，在该基材上执行至少一额外处理步骤。如申请专利范围第1项所述之方法，其中该电阻测试结构之半导体层系与该基材上剩下的半导体层彼此为电绝缘。一种特征化一半导体层的方法，至少包含以下步骤：在一量测站接收一基材，其包含一结构，该结构在一基材表面，具有一电绝缘半导体层；从该半导体层表面连续地氧化该半导体层多数、较深的下层，以在该基材表面提供一连续的较深的氧化物部分；在无须氧化物部分的情况下，待该些下层之每一层被氧化后，测量该半导体层之个别薄膜电阻，同时，基板表面上的氧化物部分可提供多数电阻量测值；及由该些电阻量测值来计算用于该半导体层的电阻率分布。如申请专利范围第1项所述之方法，其中该半导体层包含一矽基材。如申请专利范围第18项所述之方法，其中该将该基材之一下层转换为氧化物部分的步骤包含：将一容器定位在包含该结构之基材的一测试区上，该容器可在该测试区中界定出一局限在一限定区域内的开口；将一电解质加到该定位于测试区上方之容器内，该电解质可在该限定区域内接触该测试区；及经由该电解质及该基材来施加一电流。如申请专利范围第20项所述之方法，其中：将容器定位在该测试区上，包含将一密封件放置在该基材与该容器开口之间，该密封件可将该电解质局限在该测试区中。如申请专利范围第20项所述之方法，其中该电解质包含水溶液。如申请专利范围第20项所述之方法，其中该电解质包含一非水溶液。如申请专利范围第18项所述之方法，其中：量测该薄膜电阻的步骤包含量测一连串之薄膜电阻值，每一值系在该氧化物部分之不同深度处所测得的薄膜电阻。如申请专利范围第24项所述之方法，更包含：决定每一薄膜电阻量测值所需之该氧化物部分之个别深度。如申请专利范围第25项所述之方法，其中：该将基材的层转换为氧化物部分的步骤包含在一阴极及该基材间施加一预定电流；及该决定氧化物部分之深度的步骤包含基于在该阴极及该基材间之压降来决定该氧化物部分的深度。如申请专利范围第25项所述之方法，更包含：基于该二或更多的薄膜电阻量测值，来决定一差分电阻率的一或多数值，为该基材中之每一个别深度而决定出每一该差分电阻率值。如申请专利范围第27项所述之方法，更包含：基于该决定的差分电阻率值，来评估该基材中之掺质分布。如申请专利范围第18项所述之方法，其中：该量测薄膜电阻的步骤包含在量测该薄膜电阻时，暂停将该基材之半导体层转换为氧化物。如申请专利范围第20项所述之方法，其中：该测试区包含一凡德保电阻交叉(a cross of a van der Pauw resistor)。如申请专利范围第30项所述之方法，其中该测试结构包含一中央部份及附着至该中央部份之四长臂，及其中：该量测测试区中之薄膜电阻的步骤包含让一测试电流通过该测试结构之两邻近臂并量测跨越该测试结构之剩余两臂间之电压。如申请专利范围第31项所述之方法，其中该测试电流包含交流电流。如申请专利范围第18项所述之方法，更包含施加一磁场至该测试区及量测一霍尔薄膜系数的步骤。如申请专利范围第33项所述之方法，更包含：施加一正磁场至该测试区及量测一第一霍尔薄膜系数，并施加一负磁场至该测试区及量测一第二霍尔薄膜系数。如申请专利范围第33项所述之方法，其中：该量测霍尔薄膜系数的步骤包含量测一连串霍尔薄膜系数值，每一值系在该氧化物部分之不同深度下所测得的霍尔薄膜系数。一种特征化多数半导体基材中之多数层的系统，该系统至少包含：一容器，其系设置成可收纳一电解质并局限所收纳之电解质使其仅能在一受限的测试区中接触一半导体基材的一表面；一阴极，其系设置成可与该容器中之电解质有电气接触；一阳极电流产生器，其系系设置成可传送一电流通过该阴极及该电解质而到达该基材，以将该基材多数较深的下层，连续转换为在该测试区中之一阳极氧化物层；及一薄膜电阻表，其系设置成可在不须移除该阳极氧化物层且在将每一下层转换后，量测在该测试区中之薄膜电阻，同时该阳极氧化物层系位在该基材上。如申请专利范围第36项所述之系统，更包含：一控制器，用以控制该阳极电流产生器或该薄膜电阻表。如申请专利范围第36项所述之系统，更包含：一第一电压表，其系设置成可量测在该阴极及该基材间之压降。如申请专利范围第36项所述之系统，其中该薄膜电阻表被设制成可与四个接点进行电接触，配置环绕该测试区内一测试结构之一单独连接区中的。如申请专利范围第39项所述之系统，其中该薄膜电阻表包含：一测试电流产生器，用以传送一测试电流通过该测试结构的两相邻接点；及一第二电压表，用以测量跨越该测试结构两剩余接点间之电压。如申请专利范围第40项所述之系统，更包含一磁铁，用以施加一磁场至该测试区。如申请专利范围第41项所述之系统，其中该薄膜电阻表系设置成可测量霍尔薄膜系数。如申请专利范围第36项所述之系统，更包含一控制器，其系设置成可由该些测得的薄膜电阻值来计算一电阻率分布(a resistivity profile)。 |
