一种频率相位控制器

摘要

本发明公开了一种频率相位控制器，在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，所述频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，所述相位控制字寄存器与第一加法器的输入端相连，第一加法器与所述比较器的输入端相连，所述相位控制字寄存器用于存储输入的相位控制字并将所述相位控制字输出到第一加法器，第一加法器用于将频率控制数据和相位控制字进行加法运算后输出到所述比较器，所述比较器用于根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节。

主权项

一种频率相位控制器，其特征在于：在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，所述频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，所述相位控制字寄存器与第一加法器的输入端相连，第一加法器与所述比较器的输入端相连，所述相位控制字寄存器用于存储输入的相位控制字并将所述相位控制字输出到第一加法器，第一加法器用于将频率控制数据和所述相位控制字进行加法运算后输出到所述比较器，所述比较器用于根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节，所述频率相位控制组件还包括频率控制字寄存器、第二加法器和累加寄存器，所述频率控制字寄存器与第二加法器的输入端相连，第二加法器与所述累加寄存器的输入端相连，所述累加寄存器分别与第一加法器和第二加法器的输入端相连，所述频率控制字寄存器用于存储输入的频率控制字并将所述频率控制字输出到第二加法器，第二加法器用于将所述累加寄存器的输出信号和所述频率控制字进行加法运算后输出到所述累加寄存器，所述累加寄存器还用于将累加溢出信号输出到第一加法器，所述累加溢出信号即是所述频率控制数据。