基于可逆“ZS”系列门的阵列乘法器的设计与实现方法

摘要

一种基于可逆“ZS”系列门的阵列乘法器的设计与实现方法，该方法将量子计算机中可逆的含义与真值表输入输出一一对应联系在一起，设计一种真值表输入输出一一对应的系列可逆逻辑门-“ZS1”、“ZS2”和“ZS3”门以及只含有双量子比特受控门和单量子比特门的该系列门的量子线路图；所述方法以Toffoli门为基础，设计了三种接受不同符号输入并得到相应符号输出的加法电路；所述方法以“ZS”系列门为基础，设计了可逆最优化的乘法线路结构，即量子阵列乘法器。该可逆阵列乘法器能够采用类似人工计算的方法以较高的运算速度完成有符号数的乘法运算，同时内部结构规则性强，并易于扩展。本发明适用于量子系统线路设计和应用，对于量子超大规模集成电路的设计实现将会有一定的促进作用。

主权项

一种基于可逆“ZS”系列门的阵列乘法器的设计与实现方法，其特征在于，所述方法将量子计算机中可逆的含义与真值表输入输出一一对应联系在一起，设计一种真值表输入输出一一对应的系列可逆逻辑门 “ZS1”、“ZS2”和“ZS3”门以及只含有双量子比特受控门和单量子比特门的该系列门的量子线路图；所述方法以Toffoli门为基础，设计了三种接受不同符号输入并得到相应符号输出的的加法电路；所述方法以“ZS”系列门为基础，设计了可逆最优化的乘法线路结构，即量子阵列乘法器。