半导体SOI器件

摘要

本发明涉及一种制造具有基片(11)和含硅的半导体主体(12)的半导体器件(10)的方法，所述半导体主体提供有至少一个半导体元件(T)，其中在第一半导体基片(14)上面生长一个含硅的外延半导体层(1)，在所述外延层(1)中形成一个分离区域(2)，其中在提供有分离区域(2)的外延层(1)的一侧通过片结合而把一个第二基片(11)附接到所述第一基片(14)，同时在外延层(1)和第二基片(11)之间插入一个电绝缘区域(3)，由此形成的结构在所述分离区域(2)的位置被分开，其结果是第二基片(11)形成了在隔离区域(3)的上面具有所述外延层的一部分(1A)这样的基片(11)，所述外延层的一部分形成了其中形成有所述半导体元件(T)的所述半导体主体(12)。根据本发明，对于外延层(1)的厚度，选择大于约3μm的厚度。优选地，在5和15μm之间选择所述厚度。最好的结果是利用在7至13μm范围内的厚度获得的。器件(10)，尤其是高电压FET就被容易地获得，并具有高产率和一致的性能(比如漏电流)。本发明还包括一种制造SOI结构(12)的方法和由此获得的SOI结构(12)。

主权项

一种制造半导体主体(12)的方法，该半导体主体包括硅和基片(11)，其中在第一半导体基片(14)上面形成一个含硅的外延半导体层(1)，其中在所述外延层(1)中形成一个分离区域(2)，其中在第二基片(11)上形成一个电绝缘区域(3)之后，在提供有分离区域(2)的外延层(1)的一侧通过片结合来把第二基片(11)附接到第一基片(14)，由此形成的结构在所述分离区域(2)的位置被分离，其结果是第二基片(11)形成了在所述电绝缘区域(3)的上面具有所述外延层(1)的一部分(1A)的基片，所述外延层的一部分形成了所述半导体主体(12)，其中外延层(1)的厚度介于5微米和15微米之间。