可减少掩膜数目的具有静电放电电路保护的半导体功率组件

摘要

本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电(ESD)保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电(ESD)多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。

主权项

一种于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其包含有：于该半导体衬底上沉积一静电保护(ESD)多晶硅层并且图案化该ESD多晶层成为一第一部份与一第二部分；以及在该ESD多晶硅层的该第一部份内形成一ESD保护电路并且将该ESD多晶硅层的该第二部分作为一本体植入离子阻碍，由此在制作该半导体功率组件的制程方法中省略一本体植入掩膜。