半导体器件及使用该半导体器件的半导体集成电路

摘要

本发明提供一种半导体器件及使用该半导体器件的半导体集成电路，其根据电路的动作特性，灵活使用具有背栅的MOS，在宽度较宽的温度范围内实现高速且低功率的LSI。本发明使用具有薄膜埋入氧化膜层的FD-SOI，将薄膜埋入氧化膜层的下层半导体区域作为背栅，在逻辑电路块中，块中的负荷较轻的逻辑电路，适合块激活地从块外控制背栅的电压。在产生该背栅驱动信号的电路、以及电路块输出部等负荷较重的逻辑电路，使用连接了栅极和背栅的晶体管，利用栅极输入信号直接控制背栅。

主权项

一种半导体器件，包括：第一电路块，其具有包括多个第一晶体管的第一子电路块和包括多个第二晶体管的第二子电路块；第二电路块，其具有包括上述多个第一晶体管的第三子电路块和包括上述多个第二晶体管的第四子电路块；以及第一电源选择开关，其连接至上述第一电路块和上述第二电路块，其中，上述多个第一晶体管的每一个具有：通过第一埋入氧化膜在半导体衬底上形成的第一半导体层；形成在上述第一半导体层且具有上述第一半导体层厚度的第一源极区域和第一漏极区域；形成在上述第一半导体层且被上述第一源极区域和上述第一漏极区域夹持的第一沟道区域，上述第一沟道区域是完全耗尽型区域；通过第一栅极绝缘膜形成在上述第一沟道区域的第一主面侧的第一栅极；由与上述第一埋入氧化膜下表面接触且与上述第一栅极电连接而形成的导电层构成的第二栅极；以及包围上述第一半导体层周围而形成在上述半导体衬底上的第一绝缘分离层，其中上述多个第二晶体管的每一个具有：通过第二埋入氧化膜在半导体衬底上形成的第二半导体层；形成在上述第二半导体层且具有上述第二半导体层厚度的第二源极区域和第二漏极区域；形成在上述第二半导体层且被上述第二源极区域和上述第二漏极区域夹持的第二沟道区域，上述第二沟道区域是完全耗尽型区域；通过第二栅极绝缘膜形成在上述第二沟道区域的第一主面侧的第三栅极；由与上述第二埋入氧化膜下表面接触而形成的导电层构成的第四栅极；以及包围上述第二半导体层周围而形成在上述半导体衬底上的第二绝缘分离层，其中上述第一子电路块的输出信号输入至配置在上述第二子电路块中的上述多个第二晶体管的上述第四栅极，其中上述第三子电路块的输出信号输入至配置在上述第四子电路块中的上述多个第二晶体管的上述第四栅极，其中每个第二晶体管的上述第三栅极的输入信号独立于配置在上述第二子电路块和上述第四子电路块中的该第二晶体管的上述第四栅极的输入信号，其中电源电压通过上述第一电源选择开关被提供给上述第一电路块或上述第二电路块，以及其中上述第一电源选择开关包括上述第一晶体管。