低介电常数电介质与铜线的制造方法

摘要

一种降低阻容迟滞(RC delay)以改善集成电路的性能的方法性能。根据本发明的实施例，在蚀刻低介电常数电介质之后，在灰化(ash)/冲洗(flush)等离子体工艺中添加反应性蚀刻气体，以去除在蚀刻低介电常数电介质期间所形成的变质层。

主权项

一种形成集成电路的制造方法，该方法包括：形成低介电常数介电层于晶片上；图案化所述低介电常数介电层；将一反应性蚀刻气体用于蚀刻所述低介电常数介电层，使得该低介电常数介电层表面上形成碳氟化合物层，所述反应性蚀刻气体选自于由CxFy、CHxFy、SF6、NF3、F2及其任意组合所组成的族群；对所述低介电常数介电层表面上的该碳氟化合物层执行灰化/冲洗等离子体工艺，加入混合的灰化/冲洗气体以去除替代该碳氟化合物层的变质层，其中该变质层是一层碳耗损层并具有硅的悬空键，而硅悬空键会吸收周围的湿气形成该变质层，该灰化/冲洗气体包括标准灰化/冲洗气体和该反应性蚀刻气体，其中所述标准灰化/冲洗气体选自于由O2、CO、N2、N2/H2、NH3及其任意组合所组成的族群；以及执行后续工艺，以完成该晶片的集成电路图案的制造。