延迟锁定回路及其时钟产生方法

摘要

一种用于校正一时钟信号的占空的半导体存储器件，包括：第一时钟缓冲器，通过该第一时钟缓冲器的一非反相端接收一外部时钟信号以及通过该第一时钟缓冲器的一反相端接收一外部时钟限制信号，以输出第一时钟输入信号；第二时钟缓冲器，通过该第一时钟缓冲器的该非反相端接收该外部时钟限制信号以及通过该第一时钟缓冲器的该反相端接收该外部时钟信号，以输出第二时钟输入信号；以及延迟锁定回路，接收该第一时钟输入信号和该第二时钟输入信号，以产生占空校正时钟信号。

主权项

一种用于校正时钟信号的占空比的装置，包括：第一时钟缓冲器，用于通过该第一时钟缓冲器的一非反相端接收外部时钟信号以及通过该第一时钟缓冲器的一反相端接收外部时钟限制信号，由此输出第一时钟输入信号；第二时钟缓冲器，用于通过该第一时钟缓冲器的该非反相端接收该外部时钟限制信号以及通过该第一时钟缓冲器的该反相端接收该外部时钟信号，由此输出第二时钟输入信号；以及延迟锁定回路，用于接收该第一时钟输入信号和该第二时钟输入信号，由此产生一占空校正时钟信号，其中所述延迟锁定回路包括两个延迟线，用于分别延迟所述第一时钟输入信号和所述第二时钟输入信号；其中所述占空校正时钟信号与所述外部时钟信号同步，并通过使所述第一时钟输入信号和所述第二时钟输入信号的上升沿同步并将其下降沿移至其下降沿的中部来校正占空比。