用于实现时钟切换的合并单元的对时时钟系统

摘要

本发明公开了一种用于实现时钟切换的合并单元的对时时钟系统，主时钟和从时钟分别通过交换机与合并单元相连，各电子式互感器经采样脉冲同步后将采样值上送到合并单元，合并单元将各相互感器数据合并后送至保护测控单元装置，其特征在于：所述合并单元包括合并单元CPU及与其相连的FPGA模块，所述FPGA模块与守时晶振相连。本发明为智能变电站的广域同步采样提供了一种基于IEC61588的合并单元的同步方法，并解决了其在双主时钟源时的切换方法。本发明使得合并单元具备亚微秒级的同步精度，并保证合并单元在时钟切换过程中可达到无缝切换。

主权项

一种用于实现时钟切换的合并单元的对时时钟系统，主时钟和从时钟分别通过交换机与合并单元相连，各电子式互感器经采样脉冲同步后将采样值上送到合并单元，合并单元将各相互感器数据合并后送至保护测控单元装置，其特征在于：所述合并单元包括合并单元CPU及与其相连的FPGA模块，所述FPGA模块与守时晶振相连，在所述合并单元CPU中设置有最佳主时钟确认模块，用于确立网络中的最佳主时钟，以便于实现时间同步，所述最佳主时钟确认模块包括以下功能模块：时钟端口状态模块：用于计算每个时钟端口的状态，利用时钟各端口接收到的Announce报文和同步报文中的信息决定本地时钟端口的状态，并更新本地时钟数据集；数据集比较模块：用于计算两个相关时钟端口数据集的二进制关系，并为时钟端口状态模块提供必要的数据信息。