| 主权项 |
一种主动元件阵列基板，具有一主动区以及位于该主动区外围的一配线区，该主动元件阵列基板包括：一基板；多条扫描线以及多条资料线，配置于该基板上且位于该主动区中，其中该些扫描线与该些资料线交错以定义出多个画素区域；多个主动元件，配置于该基板上且位于该些画素区域中，且各该主动元件电性连接于其中一条该扫描线以及其中一条该资料线；多条第一走线以及多条第二走线，配置于该基板上且由该配线区延伸至该主动区，其中位于该配线区中的该些第二走线重叠于该些第一走线；以及多条遮蔽线，配置于该些第一走线与该些第二走线之间，其中，部份该些扫描线电性连接于该些第一走线，且其他的该些扫描线电性连接于该些第二走线，或者是，部份该些资料线电性连接于该些第一走线，且其他的该些资料线电性连接于该些第二走线，或者是，部份该些扫描线及部份该些资料线电性连接于该些第一走线，且其他的该些扫描线及其他的该些资料线电性连接于该些第二走线。如申请专利范围第1项所述之主动元件阵列基板，更包括一共用电极图案，配置于该基板上且位于该主动区中，且该些遮蔽线电性连接于该共用电极图案。如申请专利范围第2项所述之主动元件阵列基板，其中，各该主动元件具有一闸极、一源极与一汲极，该闸极电性连接于其中一条该扫描线，且该源极电性连接于其中一条该资料线。如申请专利范围第3项所述之主动元件阵列基板，更包括：一第一保护层，覆盖该共用电极图案以及该些第一走线，且该些扫描线以及各该主动元件的该闸极配置于该第一保护层上；一闸绝缘层，覆盖该些扫描线与各该主动元件的该闸极；一半导体层，设置于该闸极上方的该闸绝缘层上，且该源极与该汲极设置于该半导体层的两侧；一第二保护层，覆盖该资料线、各该主动元件的该源极与该汲极以及该些第二走线，其中各该汲极上方的该第二保护层中具有一接触窗开口；以及多个画素电极，设置于该些画素区域中，各该画素电极是藉由该接触窗开口与对应的其中一个该汲极电性连接。如申请专利范围第4项所述之主动元件阵列基板，其中，该些第一走线与该共用电极图案为相同膜层，该些遮蔽线与该些扫描线为相同膜层，且该些第二走线与该些资料线为相同膜层。如申请专利范围第5项所述之主动元件阵列基板，其中，当部份该些扫描线电性连接于该些第一走线，且其他的该些扫描线电性连接于该些第二走线时，该主动元件阵列基板更包括：多个第一开口，配置于该些扫描线上方的该闸绝缘层与该第二保护层中，以曝露该些扫描线；多个第二开口，配置于该些第一走线上方的该第一保护层、该闸绝缘层以及该第二保护层中，以曝露该些第一走线；多个第三开口，配置于该些第二走线上方的该第二保护层中，以曝露该些第二走线；多个第一导电图案以及多个第二导电图案，配置于该第二保护层上，其中，该些第一导电图案填入该些第二开口以及部分的该些第一开口，以电性连接该些第一走线与部份的该些扫描线，且该些第二导电图案填入该些第三开口以及其他的该些第一开口，以电性连接该些第二走线与其他的该些扫描线。如申请专利范围第5项所述之主动元件阵列基板，其中，当部份该些资料线电性连接于该些第一走线，且其他的该些资料线电性连接于该些第二走线时，该主动元件阵列基板更包括：多个第一开口，配置于部分该些资料线上方的该第二保护层中，以曝露部份该些资料线；多个第二开口，配置于该些第一走线上方的该第一保护层、该闸绝缘层以及该第二保护层中，以曝露该些第一走线；以及多个导电图案，配置于该第二保护层上，其中该些导电图案填入该些第二开口以及该些第一开口，以电性连接该些第一走线与部份的该些资料线。如申请专利范围第4项所述的主动元件阵列基板，其中，该共用电极图案与该第一保护层依序设置于该第二保护层上，且使该汲极上方的该第二保护层与该第一保护层中形成该接触窗开口，而曝露出该汲极。如申请专利范围第8项所述之主动元件阵列基板，其中，该些第一走线与该些扫描线为相同膜层，该些遮蔽线与该些资料线为相同膜层，且该些第二走线与该共用电极图案为相同膜层。如申请专利范围第9项所述之主动元件阵列基板，其中，当部份该些扫描线电性连接于该些第一走线，且其他的该些扫描线电性连接于该些第二走线时，该主动元件阵列基板更包括：多个第一开口，配置于部分该些扫描线上方的该闸绝缘层、该第二保护层以及该第一保护层中，以曝露部份该些扫描线；多个第二开口，配置于该些第二走线上方的该第一保护层中，以曝露该些第二走线；以及多个导电图案，配置于该第一保护层上，其中该些导电图案填入该些第二开口以及该些第一开口，以电性连接该些第二走线与部份的该些扫描线。如申请专利范围第9项所述之主动元件阵列基板，其中，当部份该些资料线电性连接于该些第一走线，且其他的该些资料线电性连接于该些第二走线时，该主动元件阵列基板更包括：多个第一开口，配置于该些资料线上方的该第二保护层与该第一保护层中，以曝露该些资料线；多个第二开口，配置于该些第一走线上方的该闸绝缘层、该第二保护层以及该第一保护层中，以曝露该些第一走线；多个第三开口，配置于该些第二走线上方的该第一保护层中，以曝露该些第二走线；多个第一导电图案以及多个第二导电图案，配置于该第一保护层上，其中该些第一导电图案填入该些第二开口以及部分的该些第一开口，以电性连接该些第一走线与部份的该些资料线，且该些第二导电图案填入该些第三开口以及其他的该些第一开口，以电性连接该些第二走线与其他的该些资料线。如申请专利范围第1项所述之主动元件阵列基板，其中，奇数条的该些扫描线电性连接于对应的该些第一走线，且偶数条的该些扫描线电性连接于对应的该些第二走线。如申请专利范围第1项所述之主动元件阵列基板，其中，奇数条的该些资料线电性连接于对应的该些第一走线，且偶数条的该些资料线电性连接于对应的该些第二走线。如申请专利范围第1项所述之主动元件阵列基板，其中，各该遮蔽线的宽度大于或等于各该第一、第二走线的宽度。 |
