| 主权项 |
一种双埠静态随机存取记忆体(SRAM)单元结构，上述SRAM单元系占据一实质上为矩形的单元区域，上述双埠SRAM单元结构包括：第一埠，其具有两条位元信号线；以及第二埠，其具有两条位元信号线；其中上述第一埠或第二埠之任一者的上述两条位元信号线系分别设置于分离的两层金属层，上述位元信号线系平行于上述矩形单元区域的短边。如申请专利范围第1项所述之双埠SRAM单元结构，更包含一个或多个设置于其中的半导体井区，用以形成一个或多个电晶体，上述半导体井区具有与上述矩形单元区域相同之方位。如申请专利范围第1项所述之双埠SRAM单元结构，更包含一条或多条电源线，其设置平行于上述矩形单元区域的短边。如申请专利范围第3项所述之双埠SRAM单元结构，其中至少一上述电源线系设置于一金属层上之两条位元信号线之间。如申请专利范围第1项所述之双埠SRAM单元结构，更包含一层额外金属层，其具有一条或多条字元线，上述字元线系位在具有上述位元信号线的上述两层金属层之间。如申请专利范围第1项所述之双埠SRAM单元结构，其中上述矩形单元区域之相对长边系至少两倍长于其相对短边。一种双埠静态随机存取记忆体(SRAM)单元结构，上述SRAM单元系占据一实质上为矩形的单元区域，上述双埠SRAM单元结构包括：第一埠，其具有第一位元线和第一反向位元线的两条位元信号线；第二埠，其具有第二位元线和第二反向位元线的两条位元信号线；第一电源线(VCC)；第二电源线(VSS)；以及一条或多条字元线；其中上述第一位元线和上述第二反向位元线系设置于第一金属层，并且上述第一反向位元线和上述第二位元线系设置于第二金属层；以及其中用以形成上述SRAM单元中电晶体的一个或多个井区，其系与上述矩形单元区域具有相同的方位，上述位元信号线系平行于上述矩形单元区域的短边。如申请专利范围第7项所述之双埠SRAM单元结构，其中上述电源线系设置平行于上述矩形单元区域的短边。如申请专利范围第8项所述之双埠SRAM单元结构，其中至少一上述电源线系设置于一金属层上之两条位元信号线之间。如申请专利范围第8项所述之双埠SRAM单元结构，其中在同一金属层上之两条位元信号线系被至少一非位元信号线所分隔。如申请专利范围第7项所述之双埠SRAM单元结构，更包含一第三金属层，其具有一条或多条字元线，上述字元线系位在上述第一金属层和第二金属层之间。如申请专利范围第7项所述之双埠SRAM单元结构，其中上述矩形单元区域之相对长边系至少两倍长于其相对短边。一种双埠静态随机存取记忆体(SRAM)单元结构，上述SRAM单元系占据一实质上为矩形的单元区域，上述双埠SRAM单元结构包括：四个nMOS传输闸电晶体；两个反相器模组，分别具有pMOS电晶体和nMOS电晶体，上述电晶体系形成于复数材料层，上述材料层包括：第一金属层，其具有一个或多个连接模组，用以连接上述反相器模组中之一者的汲极节点和另一者的闸极；第二金属层，其具有第一埠之第一位元信号线和第二埠之第一位元信号线；第三金属层，其具有一条或多条字元信号线；第四金属层，其具有第一埠之第二位元信号线和第二埠之第二位元信号线；其中上述位元信号线系设置平行于上述矩形单元区域的短边；以及其中利用上述第三金属层，将相同埠之位元信号线分离在两层不同金属层，以及分离上述第二和第四金属层，藉以降低位元线耦合效应和杂讯。如申请专利范围第13项所述之双埠SRAM单元结构，其中用以形成上述SRAM单元中电晶体的一个或多个井区，其系与上述矩形单元区域具有相同的方位。如申请专利范围第13项所述之双埠SRAM单元结构，更包含至少第一电源线(VCC)以及第二电源线(VSS)，其中VCC和VSS中之至少一者系设置于一金属层上之位元信号线之间。如申请专利范围第15项所述之双埠SRAM单元结构，其中上述VCC或VSS系设置平行于上述矩形单元区域之短边。如申请专利范围第13项所述之双埠SRAM单元结构，其中在同一金属层上之两条位元信号线系被至少一非位元信号线所间隔。如申请专利范围第13项所述之双埠SRAM单元结构，其中上述矩形单元区域之相对长边系至少两倍长于其相对短边。一种双埠静态随机存取记忆体(SRAM)单元结构，上述SRAM单元系占据一实质上为矩形的单元区域，其具有大于2的宽长比(aspect ratio)，上述双埠SRAM单元结构包括：四个nMOS传输闸电晶体；两个反相器模组，分别具有pMOS电晶体和nMOS电晶体，上述电晶体系形成于复数材料层，上述材料层包括：第一埠，其具有第一位元线和第一反向位元线的位元信号线；第二埠，其具有第二位元线和第二反向位元线的位元信号线；两个或多个接触结构，用以连接至一负电源；以及一条或多条字元线，其中上述位元信号线系平行于上述矩形单元区域之短边。如申请专利范围第19项所述之双埠SRAM单元结构，其中在相同埠之位元信号线系分别设置于两层不同金属层上，藉此降低位元线耦合效应和杂讯。如申请专利范围第20项所述之双埠SRAM单元结构，其中在相同金属层之位元信号线系被至少一非位元信号线所分隔。如申请专利范围第20项所述之双埠SRAM单元结构，更包含做为一或多个字元线导体的金属层，位于具有位元线和反向位元线的两层其他金属层之间。如申请专利范围第20项所述之双埠SRAM单元结构，更包含至少两个或多个通孔结构，连接至上述负电源。如申请专利范围第23项所述之双埠SRAM单元结构，更包含两个或多个通孔结构，连接至上述字元线及其接合垫。 |
