具有迁移率优化取向的半导体纳米线及其形成方法

摘要

本发明涉及具有迁移率优化取向的半导体纳米线及其形成方法。通过对电介质材料层上的半导体层进行光刻图案化来形成分别包含一个半导体链路部分和两个毗连的垫片部分的原型半导体结构。半导体链路部分的侧壁被取向为对于第一类型的半导体结构使空穴迁移率最大并且对于第二类型的半导体结构使电子迁移率最大。通过氧化对半导体结构进行细化，这样对于不同晶向以不同速率减小了半导体链路部分的宽度。半导体链路部分的宽度被预先确定，使得对半导体链路部分的侧壁的不同细化量导致细化后得到的半导体纳米线具有目标亚光刻尺寸。通过补偿对于不同晶面的不同细化速率，对于不同晶向可以形成具有最优亚光刻宽度的半导体纳米线，而不会出现细化不足或过量。

主权项

一种形成半导体结构的方法，包括：对包括第一半导体链路部分的第一半导体结构进行图案化，其中所述第一半导体结构具有相隔第一宽度w1的第一对侧壁并且具有在氧化环境中有第一氧化速率的第一表面取向；对包括第二半导体链路部分的第二半导体结构进行图案化，其中所述第二半导体链路部分具有相隔第二宽度w2的第二对侧壁并且具有在所述氧化环境中有第二氧化速率的第二表面取向；通过以所述第一氧化速率细化所述第一半导体链路部分来形成具有第三宽度w3的第一半导体纳米线；以及通过以所述第二氧化速率细化所述第二半导体链路部分来形成具有第四宽度w4的第二半导体纳米线，其中所述第三宽度w3和所述第四宽度w4是亚光刻尺寸。