发明名称 半导体衬底的制造方法
摘要 本发明涉及半导体衬底的制造方法。避免在埋入到沟槽内部的外延膜中产生空隙。包括如下步骤:在衬底主体(63)的表面生长第一外延膜(61);在该第一外延膜(61)上形成多个第一沟槽(64);在第一沟槽(64)的内部整体生长第二外延膜(62);研磨第二外延膜(62)使其平坦;进一步在平坦的第二外延膜(62)的上表面生长与第一外延膜(61)相同组成的第三外延膜(66);在该第三外延膜(66)上形成多个第二沟槽(67),使第一沟槽(64)延长;在第二沟槽(67)的内部整体进一步生长第四外延膜(68);研磨所述第四外延膜(68)使其平坦。
申请公布号 CN101853786A 申请公布日期 2010.10.06
申请号 CN200910216906.6 申请日期 2006.10.05
申请人 胜高股份有限公司;株式会社电装 发明人 野上彰二;山冈智则;山内庄一;辻信博;森下敏之
分类号 H01L21/336(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;王忠忠
主权项 一种半导体衬底的制造方法,其特征在于,包括如下步骤:(a)在衬底主体(63)的表面上生长第一外延膜(61);(b)部分地刻蚀该第一外延膜(61),形成多个第一沟槽(64);(c)在所述多个第一沟槽(64)的内部整体以及所述多个第一沟槽(64)以外的所述第一外延膜(61)的表面,生长第二外延膜(62);(d)研磨所述第二外延膜(62),使所述第一外延膜(61)的表面露出,并且使埋入到所述多个第一沟槽(64)内部整体中的所述第二外延膜(62)的上表面平坦;(e)在平坦后的所述第二外延膜(62)的上表面和所露出的所述第一外延膜(61)的表面,进一步生长与所述第一外延膜(61)相同组成的第三外延膜(66);(f)对该第三外延膜(66)的与所述多个第一沟槽(64)相对应的部分进行刻蚀,形成多个第二沟槽(67),由此,使所述多个第一沟槽(64)延长;(g)在所述多个第二沟槽(67)的内部整体以及所述多个第二沟槽(67)以外的所述第三外延膜(66)的表面,进一步生长第四外延膜(68);(h)研磨所述第四外延膜(68),使所述第三外延膜(66)的表面露出,并且,使埋入到所述多个第二沟槽(67)内部整体中的所述第四外延膜(68)的上表面平坦。
地址 日本东京都