数字电路板的高速时钟监测方法和系统

摘要

本发明公开一种数字电路板的高速时钟监测系统，为单路时钟监测系统，其包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半。本发明采用判断数字电路板输出电平是否正确来监测系统时钟参考源是否丢失，以解决传统监测系统复杂，需要具有稳定且不丢失的高速时钟源、多路时钟分频电路等问题，整个时钟监测系统更易于实现，且具有很高的可靠性，同时具有很好的可扩展性。

主权项

一种数字电路板的高速时钟监测系统，为单路时钟监测系统，其特征在于：包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式确定输出的相应电平信号的高低，输出相应的电平信号给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块接收所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，判决电平产生模块输出高电平或低电平信号作为判决电平，并把判决电平输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平产生模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。