发明名称 用于制造半导体器件的方法
摘要 公开一种用于制造半导体器件的方法,其包括利用器件分隔膜和第一硬掩模层来形成凹进部,使得可以利用常规掩模而保留用于限定凹式栅极区域的垫氮化物膜。该方法另外限定凹式栅极区域,以在器件分隔膜与半导体基板之间没有阶梯形差的情况下,便于随后用于蚀刻栅极电极的工序。
申请公布号 CN101043024B 申请公布日期 2010.09.29
申请号 CN200610145912.3 申请日期 2006.11.23
申请人 海力士半导体有限公司 发明人 李相敦
分类号 H01L21/822(2006.01)I 主分类号 H01L21/822(2006.01)I
代理机构 北京天昊联合知识产权代理有限公司 11112 代理人 顾红霞;张天舒
主权项 一种用于制造半导体器件的方法,所述方法包括:形成包括垫氧化物膜和垫氮化物膜的沉积结构,所述垫氧化物膜和所述垫氮化物膜露出半导体基板的器件分隔区域;利用所述垫氧化物膜和垫氮化物膜作为蚀刻掩模,蚀刻所述半导体基板,以形成限定有源区的沟槽;形成填充所述沟槽的用于分隔所述器件的绝缘膜,并且平坦化所述绝缘膜以形成器件分隔膜;蚀刻所述垫氮化物膜和所述器件分隔膜;形成填充所述露出区域的第一硬掩模层;利用所述第一硬掩模层和所述器件分隔膜作为蚀刻掩模,去除残留的垫氮化物膜和垫氧化物膜,以露出凹式栅极区域的半导体基板;以预定厚度蚀刻所述露出的半导体基板,以形成凹进部;去除所述第一硬掩模层和所述垫氧化物膜,以在露出的半导体基板上形成栅极氧化物膜;在所得到的结构上形成用于填充所述凹进部的栅极导电层;在所述栅极导电层上形成栅极硬掩模层;以及利用用于限定栅极的栅极掩模作为蚀刻掩模,使所述栅极硬掩模层和所述栅极导电层形成图案,以形成栅极。
地址 韩国京畿道