发明名称 |
具有多个单元基底的与非闪速存储器 |
摘要 |
一种NAND闪速存储器,具有连接到页面缓冲器的存储器阵列的多个位线,其中在至少两个阱部分中形成连接到同一位线的NAND单元串。至少一个阱部分可在擦除操作期间选择性地耦合到擦除电压,这样防止未选阱部分接收擦除电压。当阱部分的面积减小时,引起每个阱部分中的电容相应降低。相应地,电荷泵电路驱动能力保持不变时,相对于单阱存储体获得更高的NAND闪速存储单元擦除速度。或者,通过将具有特定面积的阱部分和具有降低的驱动能力的电荷泵匹配,实现对应于单阱存储体的恒定擦除速度。降低了驱动能力的电荷泵占据较小半导体芯片面积,从而降低了成本。 |
申请公布号 |
CN101842849A |
申请公布日期 |
2010.09.22 |
申请号 |
CN200880113731.X |
申请日期 |
2008.12.23 |
申请人 |
莫塞德技术公司 |
发明人 |
金镇祺 |
分类号 |
G11C16/14(2006.01)I;G11C16/24(2006.01)I |
主分类号 |
G11C16/14(2006.01)I |
代理机构 |
北京泛华伟业知识产权代理有限公司 11280 |
代理人 |
王勇 |
主权项 |
一种NAND闪速存储器,包括:具有第一NAND单元串的第一阱部分,用于在擦除操作期间选择性地接收擦除电压;具有第二NAND单元串的第二阱部分,用于在所述擦除操作期间选择性地接收所述擦除电压;电连接到所述第一NAND单元串和第二NAND单元串的位线;以及电连接到所述位线的页面缓冲器。 |
地址 |
加拿大安大略省 |