致能与提供一总线上的一多核环境的装置与方法

摘要

一种致能与提供一总线上的一多核环境的装置与方法。方法包括：经由配置在处理器核内的配置阵列产生指示信号，其指示多个节点的其中一节点如何被驱动，处理器核设置在多核基板上。经由配置在驱动器内的可配置多核与多封装逻辑电路控制节点如何被驱动。若指示信号指示根据以位置为基础的总线终端规则驱动节点，则根据多个位置信号的其中一位置信号以及多封装信号控制上拉逻辑电路、第一下拉逻辑电路与第二下拉逻辑电路；以及若指示信号指示根据以通讯协定为基础的总线终端规则驱动节点，则根据总线所有权信号控制上拉逻辑电路、第一下拉逻辑电路与第二下拉逻辑电路。本发明提供良好的总线主动阻抗控制并保留所需的传输线特性。

主权项

一种致能一总线上的一多核环境的装置，其特征在于，该总线由主动终端阻抗控制，该装置包括：一配置阵列，其位于一处理器核内且用以产生多个指示信号，所述指示信号指示该总线上的多个对应驱动器使用以位置为基础的总线终端或使用以通讯协定为基础的总线终端，其中该处理器核设置于一多核基板上；以及所述多个对应驱动器，耦接于所述指示信号、多个位置信号、一总线所有权信号以及一多封装信号，每一所述对应驱动器用以控制多个对应节点的其中一节点如何被驱动以响应所述指示信号的其中一对应指示信号的一第一状态，每一所述对应驱动器包括：可配置多核与多封装逻辑电路，若该第一状态指示该以位置为基础的总线终端，该可配置多核与多封装逻辑电路用以根据以位置为基础的终端规则控制一上拉逻辑电路、一第一下拉逻辑电路以及一第二下拉逻辑电路，若该第一状态指示该以通讯协定为基础的总线终端，该可配置多核与多封装逻辑电路用以根据以通讯协定为基础的终端规则控制该上拉逻辑电路、该第一下拉逻辑电路以及该第二下拉逻辑电路。