发明名称 |
一种集成电路设计验证方法 |
摘要 |
本发明涉及一种集成电路设计验证方法,包括如下步骤:把提取于系统规格书或设计需求中包含事务级资源检查表和控制所述事务的顺序流程,通过记录和算法映射到状态机结构体模型中;通过状态机结构体模型产生事务级测试用例;所述事务级测试用例作为测试平台的测试向量,实现集成电路的设计验证。本发明将整合的设计要求信息映射到状态机结构体模型,自动产生事务级测试用例,提升了验证效能,将设计验证人员从大量重复性的工作中解放出来。 |
申请公布号 |
CN101833606A |
申请公布日期 |
2010.09.15 |
申请号 |
CN201010163114.X |
申请日期 |
2010.03.30 |
申请人 |
连志斌 |
发明人 |
张国栋;连志斌;谢峥;杨伟才;黄瑞华;苏世祥;刘芳 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
深圳市百瑞专利商标事务所(普通合伙) 44240 |
代理人 |
金辉 |
主权项 |
一种集成电路设计验证方法,其特征在于包括如下步骤:第一步,把提取于系统规格书或设计需求的事务级资源检查表和控制事务的顺序流程,通过记录和算法映射到状态机结构体模型中;第二步,通过状态机结构体模型自动产生事务级测试用例;第三步,所述事务级测试用例作为测试平台Testbench的测试向量,实现集成电路的设计验证。 |
地址 |
广东省深圳市南山区西丽大学城北大园区A221室 |