| 主权项 |
一种低功率腓特比解码演算法，其包含下列步骤：a)提供一待解码资料，该待解码资料系以复数个时间点进行解码，且每一时间点系具有复数个状态点；b)根据该待解码资料计算每一时间点之该些状态点之分支计量(branch metric)；c)计算该些状态点之状态计量(state metric)及产生该些状态点之决定位元(decision bits)，并储存该些状态点之决定位元(decision bits)；d)产生一由复数个预测点组成之预测回溯路径，其包括下列步骤：d1)于时间点t－1至时间点t＋k－1间找出复数条可能转换路径；d2)于该些可能转换路径中找出复数条连续路径，该些连续路径系可从时间点t＋k－1成功回溯到时间点t－1所选取之状态点；d3)于该些连续路径中找出一幸存路径，该幸存路径系为该些连续路径中在时间点t＋k－1时具有最小状态计量之一连续路径；以及d4)找出该幸存路径在时间点t时之状态点，并定义该状态点为一预测点，且储存该预测点之过渡位元(transition bits)；e)选定一时间点t＋n，该时间点t＋n之一状态点系定义为一回溯起始点，由该回溯起始点进行回溯，并藉由该些预测点之过渡位元(transition bits)及该些状态点之决定位元(decision bits)来产生一回溯路径，且更新储存该回溯路径中每一状态点之过渡位元(transition bits)；以及f)比对该回溯路径与该预测回溯路径，以进行解码。如申请专利范围第1项所述之低功率腓特比解码演算法，其中该些状态点之决定位元(decision bits)系储存于一记忆体。如申请专利范围第2项所述之低功率腓特比解码演算法，其中该回溯路径与该预测回溯路径比对不相同时系读取该记忆体中的决定位元(decision bits)。如申请专利范围第1项所述之低功率腓特比解码演算法，其中该回溯起始点系为该时间点t＋n中具有最小状态计量之状态点。如申请专利范围第1项所述之低功率腓特比解码演算法，其中该回溯起始点系相等于该预测回溯路径之一预测点。如申请专利范围第1项所述之低功率腓特比解码演算法，其中该预测点之过渡位元(transition bits)系储存于一预测缓冲区。如申请专利范围第6项所述之低功率腓特比解码演算法，其中该回溯路径与该预测回溯路径比对相同时系读取该预测缓冲区中的过渡位元(transition bits)。如申请专利范围第6项所述之低功率腓特比解码演算法，其中该回溯路径中每一状态点之过渡位元(transition bits)系储存于该预测缓冲区。如申请专利范围第1项所述之低功率腓特比解码演算法，其另包含进行一路径比对步骤，其系比对该回溯路径与前一回溯路径，以进行解码。如申请专利范围第9项所述之低功率腓特比解码演算法，其中前一回溯路径之过渡位元(transition bits)系储存于一预测缓冲区。如申请专利范围第10项所述之低功率腓特比解码演算法，其中该回溯路径与前一回溯路径路径比对相同时系读取该预测缓冲区中的过渡位元(transition bits)。一种低功率腓特比解码演算法之路径预测方法，系用以产生一由复数个预测点组成之预测回溯路径，其包含下列步骤：d1)于时间点t至时间点t＋k间找出复数条可能转换路径；d2)于该些可能转换路径中找出复数条连续路径，该些连续路径系可从时间点t＋k成功回溯到时间点t所选取之状态点；d3)于该些连续路径中找出一幸存路径，该幸存路径系为该些连续路径中在时间点t＋k时具有最小状态计量之一连续路径；以及d4)找出该幸存路径在时间点t＋1时之状态点，并定义该状态点为一预测点，且储存该预测点之过渡位元(transition bits)。如申请专利范围第12项所述之路径预测方法，其中该预测点之过渡位元(transition bits)系储存于一预测缓冲区。 |
