基于虚存机制的指令片上异构存储资源动态分配的电路

摘要

一种基于虚存机制的指令片上异构存储资源动态分配的电路，处理器内核发出对指令访问的虚拟地址，经过内存管理单元(MMU)转换为物理地址后，根据其旁路转换缓冲TLB的标志位状态，进过指令部分路由器，将物理地址发送到指令Cache及指令SPM控制器两者之一；如果指令SPM控制器接收物理地址，则对物理地址译码后访问指令SPM存储器；时钟模块在时钟中断时发出中断信号，由中断控制器响应，在中断处理程序中使用指令SPM控制器；指令SPM控制器包含一块SPM区域寄存器，指令SPM控制器根据SPM区域寄存器的信息，配置DMA控制器的源地址、目的地址以及搬运长度，DMA控制器经过高速AHB总线和外部存储器接口，根据片外主存SDRAM中的程序内容对指令SPM存储器中的内容进行更改，指令SPM控制器同时配置时钟模块的长度信息并使能时钟模块。

主权项

一种基于虚存机制的指令片上异构存储资源动态分配的电路，其特征在于：设有处理器内核、存储管理单元MMU、指令部分路由器、指令Cache、指令SPM存储器及指令SPM控制器、直接内存访问控制器DMA、总线、中断控制器、时钟模块、外部存储器接口以及片外主存SDRAM；处理器内核发出对指令访问的虚拟地址，经过内存管理单元MMU转换为物理地址后，根据其旁路转换缓冲TLB的标志位状态，进过指令部分路由器，将物理地址发送到指令Cache及指令SPM控制器两者之一；如果指令SPM控制器接收物理地址，则对物理地址译码后访问指令SPM存储器；时钟模块在时钟中断时发出中断信号，由中断控制器响应，在中断处理程序中调用指令SPM控制器；指令SPM控制器包含一块SPM区域寄存器，指令SPM控制器根据SPM区域寄存器的信息，配置DMA控制器的源地址、目的地址以及搬运长度，DMA控制器经过高速AHB总线和外部存储器接口，根据片外主存SDRAM中的程序内容对指令SPM存储器中的内容进行更改，指令SPM控制器同时配置时钟模块的长度信息并使能时钟模块。