射频识别阅读器的数字基带系统的编码模块

摘要

本发明公开了一种射频识别阅读器的数字基带系统的编码模块，属于超高频射频识别集成电路设计技术领域，该模块包括时钟产生单元、RAM缓冲单元和同步编码单元，时钟产生单元生成各模块所需时钟，RAM缓冲单元由一个1bit x256的异步双端口RAM组成，用于缓冲数据；同步编码单元集成了PIE编码器以及前同步码/帧同步码选择器。数据从校验模块通过RAM缓冲单元，到达同步编码单元，完成编码后输出。本发明将编码单元和同步码选择集成在一个模块中，从而使射频识别阅读器的编码模块节省了硬件资源，提高了系统的运行效率，兼容性强，可应用于超高频射频识别阅读器中。

主权项

一种射频识别阅读器数字基带系统的编码模块，其特征在于该模块包括：时钟产生器单元，用于产生所需的不同频率的时钟；随机存取存储器缓冲单元，用于对输入数据的缓冲处理，根据所选用的时钟频率，将输入数据以不同的速率输出；脉冲间隔同步编码单元，用于对输入数据进行编码，在对输入数据进行编码的过程中加入前同步码/帧同步码并实现输出。