半导体装置之制造方法及半导体装置;SEMICONDUCTOR DEVICE PRODUCTION METHOD AND SEMICONDUCTOR DEVICE

摘要

本发明提供一种半导体装置之制造方法，系包含：在半导体基板上形成由金属构成且在预定的位置上具有开口之挡止遮罩层之步骤；提供金属材料至上述挡止遮罩层的开口内，以形成由该金属所构成之突起电极之金属材料供给步骤；在该金属材料供给步骤后，去除上述挡止遮罩层之步骤。

主权项

1.一种半导体装置之制造方法，系包含：在半导体基板上，形成以金属构成且在预定位置具有开口之挡止遮罩层之步骤；于上述挡止遮罩层的开口内供给金属材料，以形成由该金属所构成之突起电极之金属材料供给步骤；及在该金属材料供给步骤后，去除上述挡止遮罩层之步骤；上述挡止遮罩层系由硬度大于上述突起电极的金属材料所构成。 ;2.如申请专利范围第1项之半导体装置之制造方法，其中，上述金属材料供给步骤复包含：利用化学蒸镀法或溅射法供给金属材料于上述挡止遮罩层的开口内之步骤。 ;3.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述金属材料供给步骤复包含：利用电解电镀法对上述挡止遮罩层的开口内供给金属材料之步骤。 ;4.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述金属材料供给步骤复包含：利用无电解电镀法对上述挡止遮罩层的开口内供给金属材料之步骤。 ;5.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，在形成上述挡止遮罩层之步骤前复包含：在前述半导体基板上形成金属薄膜之步骤。 ;6.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，形成上述挡止遮罩层之步骤复包含：在上述挡止遮罩层上形成具有蚀刻用开口之抗蚀膜之步骤；及经由上述蚀刻用开口蚀刻上述挡止遮罩层，以形成上述开口之步骤。 ;7.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述挡止遮罩层系由具有感光性之材料所构成；形成上述挡止遮罩层之步骤系包含：藉由预定图案的遮罩使上述挡止遮罩层曝光后显像以形成上述开口之步骤。 ;8.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，在形成上述挡止遮罩层步骤之后，上述金属材料供给步骤之前，复包含：在上述挡止遮罩层侧面的露出表面上，形成用以防止原子扩散之扩散防止膜的步骤。 ;9.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述金属材料供给步骤之前复包含：在上述开口内形成金属薄膜之步骤。 ;10.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述金属材料供给步骤包含以上述金属材料填充上述开口内之步骤；且在上述金属材料供给步骤后复包含：利用研磨使上述挡止遮罩层的表面及上述开口内的上述金属材料的表面形成连续之平坦面的平坦化步骤。 ;11.如申请专利范围第10项之半导体装置之制造方法，其中，形成上述挡止遮罩层之步骤系包含：在上述挡止遮罩层上形成具有蚀刻用开口之抗蚀膜之步骤；及经由上述蚀刻用开口蚀刻上述挡止遮罩层，以形成上述开口之步骤；上述金属材料供给步骤系包含：经由上述抗蚀膜之蚀刻用开口，将上述金属材料供给至上述挡止遮罩层之开口内之步骤。 ;12.如申请专利范围第10项之半导体装置之制造方法，其中，在上述平坦化步骤之后复包含：去除存在于上述开口内的上述金属材料之一部分，而在上述金属材料上形成凹部之步骤；及在包含该凹部内之领域，形成由固相线温度低于上述突起电极的低熔点金属所构成之低熔点金属层的步骤。 ;13.如申请专利范围第1项或第2项之半导体装置之制造方法，其中，上述金属材料供给步骤系藉由：上述挡止遮罩层之开口完全由上述金属材料所填满前即结束上述金属材料的供给，以确保上述金属材料上的凹部；且包含：在包含该凹部内的领域，形成由固相线温度低于上述突起电极之低熔点金属所构成之低熔点金属层的步骤。 ;14.一种半导体装置之制造方法，系包含：在半导体基板上，形成由金属所构成且表面平坦之挡止遮罩层之步骤；在该挡止遮罩层的表面的预定位置形成凹部之步骤；及在该凹部内，形成由低熔点金属所构成之低熔点金属层之步骤；而以形成于该凹部内之上述低熔点金属层作为遮罩以蚀刻上述挡止遮罩层，而形成由上述挡止遮罩层的残留部所构成之突起电极；且构成上述低熔点金属层之低熔点金属的固相线温度，系比构成上述突起电极的金属之固相线温度低。 ;15.一种半导体装置之制造方法，系包含：在半导体基板上，形成由绝缘体所构成且在预定位置具有开口的挡止遮罩层之步骤；将金属材料供给至上述开口内，以形成由该金属所构成之突起电极的金属材料供给步骤；及在该金属材料供给步骤后，利用研磨使上述挡止遮罩层的表面及上述金属材料的表面形成连续之平坦面的平坦化步骤；而上述挡止遮罩层系具有比上述突起电极的固相线温度低的玻璃转移温度。 ;16.如申请专利范围第15项之半导体装置之制造方法，其中，在上述平坦化步骤后复包含：去除上述挡止遮罩层之一部分，使上述突起电极从表面突出之步骤。 ;17.如申请专利范围第15项之半导体装置之制造方法，其中，在上述平坦化步骤后，复包含：去除存在于上述开口内的上述金属材料之一部分，而于上述金属材料上形成凹部的步骤。 ;18.如申请专利范围第17项之半导体装置之制造方法，其中，复包含：在包含上述凹部的领域形成由固相线温度低于上述突起电极之低熔点金属所构成的低熔点金属层之步骤。 ;19.如申请专利范围第15项或第16项之半导体装置之制造方法，其中，复包含：在藉由上述金属材料供给步骤所获得之突起电极的前端，形成由固相线温度低于上述突起电极之低熔点金属所构成的低熔点金属层之步骤。 ;20.如申请专利范围第19项之半导体装置之制造方法，其中，在上述平坦化步骤之后，上述低熔点金属层形成步骤之前，复包含：去除存在于上述开口内的上述金属材料之一部分，而于上述金属材料上形成凹部之步骤；上述低熔点金属层形成步骤系包含：在包含上述凹部的领域形成上述低熔点金属层的步骤。 ;21.如申请专利范围第19项之半导体装置之制造方法，其中，在形成上述低熔点金属层的步骤之后，复包含：去除上述挡止遮罩层之一部分，使上述低熔点金属层及上述突起电极由表面突出的步骤。 ;22.一种半导体装置之制造方法，系包含：在半导体基板上，形成在预定位置具有开口且表面中除了上述开口以外的部分大致位于同一平面上之挡止遮罩层的步骤；将热硬化型导电性涂浆充填于上述开口内，使表面大致与上述挡止遮罩层位于同一平面的涂浆充填步骤；在该涂浆充填步骤之后，利用加热上述导电性涂浆而使之硬化之硬化步骤；及在包含有因上述硬化步骤之导电性涂浆的收缩而产生的凹部内的领域形成由低熔点金属所构成之低熔点金属层之步骤。 ;23.一种半导体装置，系包含：活性层，形成于半导体基板的一方表面，且包含功能元件；突起电极，由包含金属之热硬化型导电性涂浆的硬化物所构成，且电性连接于上述活性层之预定功能元件；及保护膜，覆盖上述活性层，并使上述突起电极之至少一半被埋设，并露出上述突起电极之前端的方式形成，且由绝缘体所构成。 ;24.如申请专利范围第23项之半导体装置，其中，上述突起电极具有一定的宽度且大致垂直延伸于上述半导体基板。 ;25.如申请专利范围第23项之半导体装置，其中，上述保护膜系由氧化矽或氮化矽所构成。 ;26.如申请专利范围第23项之半导体装置，其中，上述保护膜系由具有感光性之材料所构成。 ;27.如申请专利范围第23项之半导体装置，其中，复包含：形成于上述突起电极的前端，且固相线温度低于上述突起电极的低熔点金属层。 ;28.一种半导体装置，系包含：活性层，形成于半导体基板的一方表面，且包含功能元件；突起电极，由包含金属之热硬化型导电性涂浆的硬化物所构成，且电性连接于上述活性层之预定功能元件；及低熔点金属层，形成于该突起电极的前端，且固相线温度比构成上述突起电极之金属低。 ;29.一种半导体装置，系包含：活性层，形成于半导体基板的一方表面，且包含功能元件；突起电极，电性连接于该活性层之预定功能元件；及挡止遮罩层，覆盖上述活性层，以使上述突起电极的前端露出之方式形成，且由具有比上述突起电极之固相线温度更低的玻璃移转温度的绝缘体所构成。 ;30.如申请专利范围第29项之半导体装置，其中，复包含形成于上述突起电极前端之低熔点金属层。 ;31.如申请专利范围第29项或第30项之半导体装置，其中，上述突起电极的前端面与上述挡止遮罩层的表面系大致形成同一平面。;第1图为以本发明之第1实施例之制造方法所制造之半导体装置之图解剖视图。;第2图(a)、第2图(b)以及第2图(c)为用以说明第1图所示之半导体装置制造方法之图解剖视图。;第3图(d)、第3图(e)以及第3图(f)为用以说明第1图所示之半导体装置制造方法之图解剖视图。;第4图为以本发明之第1实施例之变形例之制造方法所制造之半导体装置之图解剖视图。;第5图(g)、第5图(h)以及第5图(i)为用以说明第4图所示之半导体装置之制造方法之图解剖视图。;第6图为以本发明之第2实施例之制造方法所制造之半导体装置之图解剖视图。;第7图(a)、第7图(b)以及第7图(c)为用以说明第6图所示之半导体装置之制造方法之图解剖视图。;第8图(d)、第8图(e)以及第8图(f)为用以说明第6图所示之半导体装置之制造方法之图解剖视图。;第9图为以本发明之第2实施例之变形例之制造方法所制造之半导体装置之图解剖视图。;第10图(g)、第10图(h)以及第10图(i)为说明第9图所示之半导体装置之制造方法之图解剖视图。;第11图为以本发明之第3实施例之制造方法所制造之半导体装置之图解剖视图。;第12图(a)、第12图(b)以及第12图(c)为用以说明第11图所示之半导体装置之制造方法之图解剖视图。;第13图(d)、第13图(e)以及第13图(f)为用以说明第11图所示之半导体装置之制造方法之图解剖视图。;第14图为以本发明第3实施例之变形例之制造方法所制造之半导体装置之图解剖视图。;第15图(g)、第15图(h)以及第15图(i)为用以说明第14图所示之半导体装置之制造方法之图解剖视图。;第16图以为本发明第4实施例之制造方法所制造之半导体装置之图解剖视图。;第17图(a)、第17图(b)以及第17图(c)为用以说明第16图所示之半导体装置之制造方法之图解剖视图。;第18图(d)、第18图(e)以及第18图(f)为用以说明第16图所示之半导体装置之制造方法之图解剖视图。;第19图为以本发明之第5实施例之制造方法所制造之半导体装置之图解剖视图。;第20图(a)、第20图(b)以及第20图(c)为用以说明第19图所示之半导体装置之制造方法之图解剖视图。;第21图(d)、第21图(e)以及第21图(f)为用以说明第19图所示之半导体装置之制造方法之图解剖视图。;第22图为以本发明之第6实施例之制造方法所制造之半导体装置之图解剖视图。;第23图(a)、第23图(b)以及第23图(c)为用以说明第22图所示之半导体装置之制造方法之图解剖视图。;第24图为以本发明第7实施例之制造方法所制造之半导体装置之图解剖视图。;第25图(a)、第25图(b)、第25图(c)以及25(d)为用以说明第24图所示之半导体装置制造方法之图解剖视图。;第26图(a)、第26图(b)、第26图(c)以及第26图(d)为用以说明形成有突起电极之习知半导体装置之制造方法之图解剖视图。;第27图(e)为用以说明在突起电极形成有低熔点金属层之习知半导体装置之制造方法之图解剖视图。;第28图(f)以及第28图(g)为用以说明在突起电极形成有低熔点金属层之习知半导体装置之制造方法之图解剖视图。