发明名称 片上多核处理器时钟精确并行仿真系统及仿真方法
摘要 本发明公开了一种片上多核处理器时钟精确并行仿真系统及其方法,所述系统包括初始化仿真系统的管理线程,所述管理线程根据仿真对象系统的核心数目或用户指定的参数创建核线程,其特征在于所述管理线程接受核线程发送的访问数据事件并设置作用于核线程的悬挂路障,当最小本地时钟的核线程到达预定时钟周期未接受到数据时,核线程移动悬挂路障同步前进形成滑动仿真时间窗口。经仿真实验证实,本系统大大提高了多核处理器并行仿真的精确度及仿真性能。
申请公布号 CN101788919A 申请公布日期 2010.07.28
申请号 CN201010104449.4 申请日期 2010.01.29
申请人 中国科学技术大学苏州研究院 发明人 吴俊敏;朱小东;隋秀峰;尹巍;赵小雨;唐轶轩
分类号 G06F9/455(2006.01)I 主分类号 G06F9/455(2006.01)I
代理机构 苏州创元专利商标事务所有限公司 32103 代理人 范晴
主权项 一种片上多核处理器时钟精确并行仿真系统,包括初始化仿真系统的管理线程,所述管理线程根据仿真对象系统的核心数目或用户指定的参数创建核线程,其特征在于所述管理线程接受核线程发送的访问数据事件并设置作用于核线程的悬挂路障,当最小本地时钟的核线程到达预定时钟周期未接受到数据时,核线程移动悬挂路障同步前进形成滑动仿真时间窗口。
地址 215123 江苏省苏州市工业园区独墅湖高教区仁爱路166号