用于减小二阶和三阶非线性的电路和方法

摘要

一种电子电路(10)包括并联耦合的至少两个晶体管(T12、T14)，其中第二晶体管沟道长度被配置为使得第二晶体管(T14)的阈值电压处于由给定半导体工艺的逆短沟道效应而引起的、阈值电压与沟道长度的关系曲线的峰值。以第一栅源电压和第一漏源电压来对第一晶体管(T12)进行偏置。以第二栅源电压和第二漏源电压来对第二晶体管(T14)进行偏置。以栅源电压偏移将第一栅源电压与第二栅源电压彼此偏移，并且以第二漏源电压偏移将第一漏源电压与第二漏源电压彼此偏移。这些偏置条件使得晶体管(T12、T14)工作在不同的区域内，以使得晶体管(T12、T14)的二阶非线性和三阶非线性基本上同时消除掉。

主权项

一种电子电路(10)，其中所述电子电路的二阶和三阶非线性基本上被同时消除，所述电子电路(10)包括：并联耦合的两个晶体管(T12、T14)；偏置电路，向第一晶体管(T12)供给第一栅源电压和第一漏源电压，并向第二晶体管(T14)供给第二栅源电压和第二漏源电压；其特征在于所述电子电路(10)是以金属氧化物半导体工艺来实现的，其中第一和第二晶体管(T12、T14)的阈值电压是晶体管沟道长度的函数；并且其中第二晶体管沟道长度被配置为使得第二晶体管(T14)的阈值电压处于由给定半导体工艺的逆短沟道效应而引起的、阈值电压与沟道长度的关系曲线的峰值。