半导体集成电路的制造方法

摘要

一种半导体集成电路器件的制造方法，包括以下步骤：在第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第一侧壁绝缘膜；在第一侧壁绝缘膜上形成第二侧壁绝缘膜；在第一和第二栅电极图形的横向两侧形成n型源极区和漏极区；于第一栅电极图形和第二栅电极图形的各个侧壁表面上形成第三侧壁绝缘膜；在源极区和漏极区下面形成互相分离并具有低杂质浓度水平的第一和第二缓冲扩散区；从第一和第二栅电极的侧壁表面除去第二和第三侧壁绝缘膜；在每个第一和第二栅电极上形成具有耐HF特性的第四侧壁绝缘膜；在第二栅电极的横向两侧形成第一和第二沟槽；及填充第二器件区中的第一和第二沟槽。

主权项

一种制造半导体集成电路器件的方法，所述半导体集成电路器件包括：硅衬底，通过器件隔离结构限定为具有第一器件区和第二器件区；n沟道MOS晶体管，形成在所述第一器件区上并具有第一栅电极图形；及p沟道MOS晶体管，形成在所述第二器件区上并具有第二栅电极图形，所述p沟道MOS晶体管包括p型SiGe混合晶体区，该p型SiGe混合晶体区外延地形成于所述第二栅电极图形正下面的沟道区横向两侧的所述硅衬底，其特征在于所述方法包括以下步骤：通过使用具有耐HF特性的第一材料，在所述第一和第二器件区中，经由CVD氧化物膜在所述第一栅电极图形和所述第二栅电极图形的各个侧壁表面上形成第一侧壁绝缘膜；通过使用相对于所述第一材料具有刻蚀选择性的第二材料，在所述第一和第二器件区中于覆盖所述第一栅电极图形和所述第二栅电极图形的所述第一侧壁绝缘膜上形成第二侧壁绝缘膜；在使用所述第一栅电极图形和所述第一栅电极图形上的所述第一和第二侧壁绝缘膜作为掩模的同时，通过在所述第一器件区中的所述硅衬底中进行n型杂质元素的离子注入工艺，在所述第一栅电极图形的横向两侧形成n型源极区和漏极区；在使用所述第二栅电极图形和所述第二栅电极图形上的所述第一和第二侧壁绝缘膜作为掩模的同时，通过在所述第二器件区中的所述硅衬底中进行p型杂质元素的离子注入工艺，在所述第二栅电极图形的横向两侧形成p型源极区和漏极区；通过使用相对于所述第一材料具有刻蚀选择性的第三材料，在所述第一和第二器件区中于所述第一栅电极图形和所述第二栅电极图形的所述各个侧壁表面上形成第三侧壁绝缘膜；在使用所述第一栅电极图形和所述第一栅电极图形上的所述第一到第三侧壁绝缘膜作为掩模的同时，通过在所述第一器件区中进行n型杂质元素的离子注入工艺，分别在所述n型源极区和漏极区下面形成互相分离的n型第一和第二缓冲扩散区；在使用所述第二栅电极图形和所述第二栅电极图形上的所述第一到第三侧壁绝缘膜作为掩模的同时，通过在所述第二器件区中进行p型杂质元素的离子注入工艺，分别在所述p型源极区和漏极区下面形成互相分离的p型第一和第二缓冲扩散区；在所述第一和第二器件区中，通过使用HF的刻蚀工艺，从所述第一和第二栅电极的所述侧壁表面除去所述第二和第三侧壁绝缘膜；在所述第一和第二器件区中于每个所述第一和第二栅电极上形成具有耐HF特性的第四侧壁绝缘膜；在使用所述第二栅电极和所述第二栅电极上的所述第一与第四侧壁绝缘膜作为掩模的同时，通过刻蚀所述第二器件区中的所述硅衬底，在所述第二栅电极的横向两侧形成第一和第二沟槽；及通过p型SiGe混合晶体层的外延生长，填充所述第二器件区中的所述第一和第二沟槽。