基于阈值取消功能的钟控浮栅MOS管的采样保持电路

摘要

本发明公开了一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路。包括基于钟控浮栅MOS管的采样保持电路和阈值取消电路，PMOS管的漏极与单刀双掷开关的第二脚相连，栅极通过第一开关与电源相连，栅极通过第二开关接地，源极和衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，栅极与单刀双掷开关的第二脚相连，源极和衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。通过PMOS管和NMOS管提取出NMOS管的阈值电压，并加到钟控浮栅NMOS管的输入栅极，使整个电路达到取消阈值损失的效果，提高采样保持电路的精度。本发明的结构简单，功耗很低。

主权项

一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路，包括基于钟控浮栅MOS管的采样保持电路，其特征在于：还包括一个阈值取消电路，该电路包括PMOS管，NMOS管，两个开关和单刀双掷开关；PMOS管的漏极与单刀双掷开关的第二脚相连，PMOS管的栅极通过第一开关与电源相连，PMOS管的栅极通过第二开关接地，PMOS管源极与电源相连，PMOS管的衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，NMOS管的栅极与单刀双掷开关的第二脚相连，NMOS管的源极接地，NMOS管的衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。