基于FPGA的多接口存储器验证系统

摘要

本发明公开了一种基于FPGA的多接口存储器验证系统，系统包括ARM模块和FPGA模块，两模块之间以总线方式连接，采用FPGA端模拟SRAM外部存储器方式，将FPGA内控制器逻辑映射到ARM内存中来提供数据和控制的访问接口；系统采用异步总线通讯方式，将ARM输出的异步控制信号、异步地址及数据信号同步到FPGA的内部时钟域中；系统存储器数据、控制接口统一采用存储器数据直接映射方式，使各存储器控制器IP核移植集成于系统中；数据访问接口以先进先出形式实现。本发明能灵活地支持最新接口类型的存储器，在最短的时间内对最新的存储器芯片进行测试、验证以及同时进行多种类型的芯片测试及演示，大大缩短了新型存储芯片投入实际使用的时间周期。

主权项

一种基于现场可编程门阵列(FPGA)的多接口存储器验证系统，其特征在于：a、系统包括高级精简指令集计算机模块(ARM模块)和现场可编程门阵列模块(FPGA模块)，两模块之间以总线方式连接；采用FPGA端模拟SRAM外部存储器的方式，将FPGA内控制器逻辑映射到ARM内存中来提供数据和控制的访问接口；b、系统采用异步总线通讯方式，将ARM输出的异步控制信号、异步地址及数据信号同步到FPGA的内部时钟域中；c、系统存储器数据、控制接口统一采用存储器数据直接映射方式，使各存储器控制器IP核移植集成于系统中；数据访问接口以先进先出(FIFO)形式实现；其中：所述ARM模块为系统控制器并外设部分配置：同步动态随机存取存储器、Nand-flash内存、NOR Flash内存、通用异步接收/发送装置、USB主设备、USB设备、以太网接口、LCD接口及SD卡读卡器；所述FPGA模块内部的实现逻辑分为三层：与ARM接口的SRAM设备层、负责模块的控制、数据与寄存器映射的主控制器层以及存储器控制器层。