一种多工器架构之运作方法;A WORKING METHOD OF MULTIPLEXER

摘要

本发明针对树状的多工器电路，提出一种新的分配方式，使得每级二对一多工器电路可内建产生资料相差，相对于传统树状多工器内的二对一多工器子模组内的D型暂存器，本发明可以不需要任何D型暂存器，此一改进可大幅降低电路功率消耗与面积消耗，而根据实际设计范例，在相同操作速度下，此改进的架构的功率与面积相较于知技术降低50%。

主权项

1.一种多工器架构之运作方法，其系使用多重相位(multi-phase)，至少有0度、90度、180度、270度等四种不同相位，并以2的幂次对1的方式，减低每一级的2对1多工器输出端的寄生电容，从而提升电路工作之速度；并且该多工器架构透过搭配各种时脉相位(clock phases)重新分布时脉，利用各时脉之间的相位差而直接使输入的各等资料产生相位差，进一步省略资料重定时(data retiming)之D型正反器(D Flip-Flop)，藉以减少功率以及占用面积之消耗。 ;2.如申请专利范围第1项之多工器架构之运作方法，其中该多工器架构之逻辑，系以pseudo pmos的方式实现。 ;3.如申请专利范围第1项之多工器架构之运作方法，其中多工器之每级2对1多工器之电路可以内建方式产生资料相位差。 ;4.如申请专利范围第1项之多工器架构之运作方法，其中该多工器架构系适用于高速传输介面。 ;5.如申请专利范围第1项之多工器架构之运作方法，其中该多工器架构系适用于2对1、4对1、8对1、及16对1以上之多工器架构。;图一：习知多工器功能示意图。;图二：移位暂存器式多工器(shifter register type multiplexer)架构与时序图。;图三：一阶的8对一多工器与其相对所需供应的时脉图。;图四：树状的八对一多工器与其相对所需供应的时脉。;图五：三种不同传统多工器的比较图。;图六：传统八对一树状序列器架构图。;图七：本发明所提出之架构基本原理示意图。;图八：四对一理想时脉之改进版树状多工器(全新树状序列器)架构与时序图。;图九：八对一理想时脉改进版树状多工器(全新树状序列器)架构与时序图。;图十：本发明之改进版树状多工器(全新树状序列器)加入传输延迟之时序图。;图十一：时间延迟对于组态时间与持住时间的影响图十二：本发明之改进版树状多工器(全新树状序列器)架构图。;图十三：二对一多工器与差动式D型暂存器电路图。;图十四：一阶序列器的最佳化步骤流程与示意图。;图十五：新架构树状序列器的最佳化步骤与示意图。;图十六：将单级(single stage)与新架构树状序列器(tree type)两架构的面积等比例缩小的比较图。;图十七：将传统序列器(basic tree type)的面积等比例缩小的比较图。;图十八：三个不同架构的面积相对上升时间图。;图十九：三种不同架构在九种不同上升时间的面积与功率比较表。;图二十：单级(single stage)架构在四种不同上升时间的面积与功率比较表。;图二十一：三种不同架构在九种不同上升时间的功率比较图。;图二十二：三种不同架构在九种不同上升时间的面积比较图。;图二十三：三种不同架构在九种不同上升时间的功率乘以面积比较表。;图二十四：单级(single stage)架构在4种不同上升时间的功率乘以面积比较表。;图二十五：三种不同架构在九种不同上升时间的功率乘以面积比较图。;图二十六：多相位产生器(Multi-phase Generator)的输出示意图。;图二十七：8对1序列器(Serilaizer)时脉与资料输出波形图