多线程微处理器的指令译码缓冲装置

摘要

本发明公开了一种多线程微处理器的指令译码缓冲装置，该微处理器包含取指部件(100)、译码部件(101)、执行部件(102)和线程状态控制部件(103)；取指部件(100)包括指令高速缓存(104)、对应于两个线程A和B的程序计数器A(105)、程序计数器B(106)、取指线程选择逻辑(107)、对应于两个线程的指令缓冲器A(108)、指令缓冲器B(109)和缓冲器控制逻辑(110)；译码部件(101)包括译码线程选择逻辑(111)、译码缓冲装置(112)和译码分派逻辑(113)；执行部件(102)包括访存执行部件(114)和算术执行部件(115)，线程状态控制部件(103)包括线程状态寄存器、译码优先级寄存器和带宽分配控制寄存器。

主权项

一种多线程微处理器的指令译码缓冲装置，特征在于：指令译码缓冲装置，设置在一种多线程的微处理器中，该微处理器包含取指部件(100)、译码部件(101)、执行部件(102)和线程状态控制部件(103)；取指部件(100)包括基于现有技术的指令高速缓存(104)、对应于两个线程A和B的程序计数器A(105)、程序计数器B(106)、取指线程选择逻辑(107)、对应于两个线程的基于先进先出技术的指令缓冲器A(108)、指令缓冲器B(109)和缓冲器控制逻辑(110)；译码部件(101)包括基于译码线程选择逻辑(111)、译码缓冲装置(112)和基于乱序超标量技术的译码分派逻辑(113)；执行部件(102)包括基于流水化的访存执行部件(114)、算术执行部件(115)，其内部含有各自的指令发射队列，可以完成乱序执行，按序提交；线程状态控制部件(103)包括线程状态寄存器、译码优先级寄存器、带宽分配控制寄存器，上述寄存器都向软件提供接口，由软件设定。