高速可编程分频器

摘要

一种高速可编程分频器，该分频器包括四个与非门和多级锁存器组合。第一与非门的输出端、第二与非门的输出端以及第三与非门的输出端分别连接到第四与非门的输入端，第一与非门、第二与非门及第三与非门分别设有一个控制输入端。每级锁存器组合由一个时钟高开通锁存器和一个时钟低开通锁存器组成，各相邻锁存器的连接为异时钟开通锁存器相连接，即高开通锁存器的输出端连接低开通锁存器的输入端，低开通锁存器的输出端连接高开通锁存器的输入端；其中，第一级时钟低开通锁存器的输出端连接到第一与非门的输入端，第一级时钟高开通锁存器的输出端连接到第二与非门的输入端；第二级时钟高开通锁存器的输出端连接到第三与非门的输入端。

主权项

一种高速可编程分频器，其特征在于：该分频器包括：四个与非门，每个与非门各设有一个输出端和多个输入端，第一与非门的输出端、第二与非门的输出端以及第三与非门的输出端分别连接到第四与非门的输入端，第一与非门、第二与非门及第三与非门还分别设有一个控制输入端；多级锁存器组合，每级锁存器组合由一个时钟高开通锁存器和一个时钟低开通锁存器组成，所述分频器中的各相邻锁存器的连接为异时钟开通锁存器相连接，即高开通锁存器的输出端连接低开通锁存器的输入端，低开通锁存器的输出端连接高开通锁存器的输入端；其中第一级时钟低开通锁存器的输出端连接到第一与非门的一个输入端，另一输出端连接到第一级时钟高开通锁存器的一个输入端，第一级时钟高开通锁存器的另一个输出端连接到第二与非门的一个输入端；第二级时钟高开通锁存器的输出端连接到第一级时钟低开通锁存器的输入端，其另一输出端连接到第三与非门的一个输入端，第二级时钟高开通锁存器的输入端连接第二级时钟低开通锁存器的输出端，第一级时钟高开通锁存器的另一个输出端连接第二级时钟低开通锁存器的输入端；第n级时钟高开通或低开通锁存器的输出端连接到第n-1级异时钟开通锁存器的输入端，第n级时钟高开通或低开通锁存器的输入端连接到第n级时钟异时钟开通锁存器的输入端，第n-1级高开通或低开通锁存器的输出端连接到第n级异时钟开通锁存器的输入端，其中n≥2。