发明名称 一种50%占空比的高速宽范围多模可编程分频器
摘要 一种50%占空比的高速宽范围多模可编程分频器,包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级,还包括由一DFF触发器单元构成的2分频级,主分频级中第一级基本分频单元为2/3/4分频单元,其余为2/3分频单元,主分频级中第二级基本分频单元的模式控制信号输出端输入DFF触发器单元的触发信号端,DFF触发器单元的Q端输出分频器的最后输出fout。本发明电路结构简单,功耗低,输出信号具有低抖动特性,效果好,控制输出信号占空比至50%,偶数分频时,输出占空比为50%;奇数分频时,最差情况下输出占空比为44.4%,随着分频比的增大,输出占空比越接近50%。
申请公布号 CN101399540B 申请公布日期 2010.06.23
申请号 CN200810155835.9 申请日期 2008.10.10
申请人 东南大学 发明人 吴建辉;王声扬;李红;张萌;吉新村;黄福青;姜茗钟;王昊;曲子华
分类号 H03K23/66(2006.01)I 主分类号 H03K23/66(2006.01)I
代理机构 南京天翼专利代理有限责任公司 32112 代理人 黄明哲
主权项 1.一种50%占空比的多模可编程分频器,包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级(10),其特征是所述多模可编程分频器还包括由一DFF触发器单元(13)构成的2分频级,主分频级(10)的第一级基本分频单元为2/3/4分频单元(11),主分频级(10)中第二级基本分频单元即2/3分频单元(12)的模式控制信号输出端输入DFF触发器单元(13)的触发信号(clk)端,并且该DFF触发器单元(13)采用下降沿触发方式,DFF触发器单元(13)的<img file="F2008101558359C00011.GIF" wi="37" he="60" />端连接到D端将触发信号(clk)2分频,<img file="F2008101558359C00012.GIF" wi="37" he="60" />端信号还输入主分频级(10)中第一级基本分频单元的模式控制信号端,控制第一级基本分频单元的工作模式,DFF触发器单元(13)的Q端输出分频器的最后输出f<sub>out</sub>;主分频级(10)中第一级基本分频单元为2/3/4分频单元(11),其余为2/3分频单元(12),所述2/3/4分频单元(11)包含一第一DFF触发器(21)、一第二DFF触发器(22)、一D锁存器(23)以及用于分频模式控制的与、或逻辑门,第一DFF触发器(21)和第二DFF触发器(22)相互级联形成最大可进行4分频的结构,通过与、或逻辑门的介入,使其可以切换到2分频或3分频工作模式,D锁存器(23)连接在第一DFF触发器(21)、第二DFF触发器(22)之间,起同步第一DFF触发器(21)的控制信号和同步第二DFF触发器(22)的控制信号的作用;2/3/4分频单元(11)设有一输入端(in)、一输出端(out)、一第一置数端(P0)、一第二置数端(P1)、一第一模式控制信号端(M1)、一第二模式控制信号端(M2),第一模式控制信号端(M1)连接主分频级(10)第二级基本分频单元即2/3分频单元(12)的模式控制输出信号端(Mo),第二模式控制信号端(M2)连接DFF触发器单元(13)的<img file="F2008101558359C00013.GIF" wi="38" he="62" />端。
地址 211109 江苏省南京市江宁开发区东南大学路2号