发明名称 用于制造半导体元件的方法
摘要 一种用于形成一个半导体元件的方法系包含以一个线图案来形成一位元线的接点区域,并且接着执行一个制程以形成一位元线,使得一多层的位元线接点系被扩大,藉此避免在位元线的接点插塞之间的短路,并且改进半导体元件的制程裕度以及半导体元件的可靠度。
申请公布号 TWI326480 申请公布日期 2010.06.21
申请号 TW096100154 申请日期 2007.01.03
申请人 海力士半导体股份有限公司 发明人 金瑞玟
分类号 H01L21/8239 主分类号 H01L21/8239
代理机构 代理人 桂齐恒;阎启泰
主权项 一种用于制造一个半导体元件的方法,该方法系包括:在一个半导体基板之上形成一闸极;在该半导体基板之上形成一第一绝缘膜;藉由一个蚀刻制程以一个包含沿着一个主动区域之緃长方向取出之线/间距图案之光罩,蚀刻该第一绝缘膜以露出该主动区域及一个元件隔离区域;将一第一插塞材料填满于露出之元件隔离区域之上及将一第二插塞材料填满于露出之主动区域之上;在该第一绝缘膜、第一插塞材料以及第二插塞材料之上形成一第二绝缘膜;蚀刻该第一插塞材料及该第二插塞材料之间之第二及第一绝缘膜,以露出该第一插塞材料于该元件隔离区域上且露出该第二插塞材料于一个位元线接点区域,以形成一个位元线的接点孔洞;以及填满一个第三插塞材料于该位元线的接点孔洞。
地址 南韩