| 摘要 |
Die vorliegende Erfindung betrifft einen Mikroprozessor mit einer Speicherdatei mit einem Eintrag, der ausgebildet ist, ein erstes Adressiermuster und eine erste Markierung zu speichern, wobei die Speicherdatei ausgebildet ist, das erste Adressiermuster, das in dem Eintrag enthalten ist, mit einem zweiten Adressiermuster einer Ladeoperation zu vergleichen, wobei, wenn das zweite Adressiermuster mit dem ersten Adressiermuster, das in dem Eintrag gespeichert ist, übereinstimmt, die Speicherdatei ausgebildet ist, einen durch die erste Markierung bezeichneten Datenwert mit einem spekulativen Ergebnis der Ladeoperation zu verknüpfen; einem Ausführungskern, der mit der Speicherdatei verbunden ist, wobei der Ausführungskern ausgebildet ist, auf das spekulative Ergebnis zuzugreifen, wenn er eine zweite Operation ausführt, die von der Ladeoperation abhängig ist; und einer Lade/Schreibeinheit, die mit der Speicherdatei verbunden ist und Schreib-zu-Lade-Weiterleitungskomparatoren umfasst, und die ausgebildet ist, die Verknüpfung zwischen dem durch die erste Markierung gekennzeichneten Datenwert und dem spekulativen Ergebnis der Ladeoperation zu verifizieren, indem sie eine Adresse, auf die von der Ladeoperation zugegriffen wird, berechnet und mithilfe der Schreib-zu-Lade-Weiterleitungskomparatoren einen Vergleich zwischen der berechneten Adresse und einer oder mehreren Adressen ausführt, auf die von vorangegangenen Schreiboperationen zugegriffen wurde. |
