发明名称 滤波器结构
摘要 本发明提供了一种用于抑制乱真信号的滤波器结构。在该滤波器结构中,印刷电路板中的导体层包括具有互连的图案单元(106到114)的图案。图案单元包含低阻抗导电区(119),该低阻抗区对于印刷电路板的第二导体层的电容相对于电感占优。图案单元包括:在第一方向上的至少两个相邻的高阻抗导体条(115、116),与低阻抗导电区相连;和在第二方向上的至少两个相邻的高阻抗导体条(117、118),与低阻抗导电区相连。每一个高阻抗导体条的电感都相对于对第二导体层的电容占优。高阻抗导体条与低阻抗导电区一起形成频率范围内的多个谐振点,从而获得足够的阻带宽度。
申请公布号 CN101728606A 申请公布日期 2010.06.09
申请号 CN200910208153.4 申请日期 2009.10.28
申请人 特拉博斯股份有限公司 发明人 彭蒂·伊莫宁;亚尔诺·泰尔沃
分类号 H01P1/20(2006.01)I 主分类号 H01P1/20(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 关兆辉;谢丽娜
主权项 一种滤波器结构,包括:第一导体层(101、201、401),第二导体层(102),与所述第一导体层间隔开并且与所述第一导体层基本上平行,以及所述第一导体层中的图案,该图案带有互连的图案单元(106到114、206到209、306到309、406到414),并且在每一个图案单元中,具有至少一个高阻抗导体条和低阻抗导电区,其中,所述至少一个高阻抗导体条具有如此的长度/面积比,即,使得通过所述导体条中的纵向电流遭遇的电感相对于所述导体条对于所述第二导体层的电容是占优的,并且在所述低阻抗导电区中,面积和最大直径之比使得对于所述第二导体层的该电容相对于所述导电区的电感是占优的,其特征在于,所述图案单元中的至少一个图案单元包括:在第一方向上的至少两个相邻的高阻抗导体条(115、116、415、416、420),所述导体条的第一端被布置成与所述至少一个图案单元的所述低阻抗导电区(119、419)相连;和在第二方向上的至少两个相邻的高阻抗导体条(117、118、417、418、421),这些导体条的第一端被布置成与所述低阻抗导电区(119、419)相连,并且所述第一方向和所述第二方向相交。
地址 芬兰埃斯波