数据交织装置

摘要

在数据交织装置中，利用SRAM分配电路(800)判断DMA装置(100)发送的用于解交织的地址信息为存储区域SRAM(700～730)前半部(SRAM700、710)还是后半部(SRAM720、730)，并进行分配。另外，DMA装置(100)每次发送2个地址，与一个地址对应的数据被写入到与上述不同地分割而成的第1存储区域(SRAM700和720的任一个)，同时，与另一个地址对应的数据被写入到第2存储区域(SRAM710和730的任一个)。发送用于选取交织数据的地址的DMA装置(200)，与SRAM分配电路(810)相对应，同样地进行存储区域SRAM中前半区域和后半区域的同时处理以及第1和第2存储区域的同时处理。因此不增加频率地提高处理速度。

主权项

一种数据交织装置，输入进行了交织的交织数据，输出解交织后的解交织数据，包括：存储装置，由具有第一存储区域和第二存储区域这两个存储区域的SRAM或DRAM构成；第一DMA装置，同时发送根据预定的规则从连续被输入的上述交织数据的地址中得到的两个地址，并且，发送用于同时分别将与上述两个地址相对应的交织数据的一个写入到上述存储装置具有的上述第一存储区域、将另一个写入到上述存储装置具有的上述第二存储区域的写入请求；第一存储装置接口，根据上述第一DMA装置发送的上述写入请求和上述两个地址，进行同时将分别与上述两个地址相对应的写入数据写入到上述存储装置的第一和第二存储区域的控制；第一请求分配电路，将上述存储装置的第一存储区域和第二存储区域的每一个分割为上述写入数据的地址的前半区域和后半区域，根据上述第一DMA装置发送的上述写入请求和上述写入数据的地址，将上述写入数据分配给上述第一和第二存储区域的前半区域和后半区域的任一个；第二DMA装置，发送两个读出数据的两个地址和用于读出上述两个读出数据的读出请求，上述两个地址用于从上述第一和第二存储区域的每一个同时读出将上述被输入的交织数据存储在上述存储装置的上述第一和第二存储区域后的写入数据；第二存储装置接口，根据上述第二DMA装置发送的上述读出请求和上述两个读出数据的地址，进行分别将与上述两个地址相对应的读出数据从上述存储装置的第一和第二存储区域同时读出的控制；第二请求分配电路，将上述存储装置的第一存储区域和第二存储区域的每一个分割为上述读出数据的地址的前半区域和后半区域，根据上述第二DMA装置发送的上述读出请求和上述读出数据的地址，将上述读出数据分配给上述第一和第二存储区域的前半区域和后半区域的任一个；以及仲裁装置，接收上述第一DMA装置发送的上述写入请求和上述第二DMA装置发送的上述读出请求，进行确定这些写入和读出请求的优先顺序的仲裁动作。