一种确定性自测试测试数据压缩装置及方法

摘要

本发明涉及集成电路领域，尤其涉及压缩测试集成电路的测试数据的技术。一种确定性自测试测试数据压缩装置，包括：相移器、响应压缩器，还包括：具有第一、第二异或网络的线性反馈移位寄存器，所述移位寄存器与所述相移器相连；扫描森林与加权随机信号产生逻辑单元，所述扫描森林与所述相移器相连，所述扫描森林的选通信号端与所述加权随机信号产生逻辑单元相连，其输出端与所述响应压缩器相连。本发明还提供了一种确定性自测试测试数据压缩方法。由于采用了加权随机信号产生逻辑单元来控制扫描森林的输入信号的特定信号值出现的概率，使得在伪随机自测试过程中故障覆盖率更高，从而减少了由确定性测试向量生成的测试数据的存储空间。

主权项

一种确定性自测试测试数据压缩装置，包括：相移器、响应压缩器、多输入特征分析器，其特征在于，还包括：线性反馈移位寄存器，其输出端与所述相移器输入端相连；扫描森林，包括至少一个扫描触发器组，所述扫描触发器组是由被测电路的组合逻辑部分有共同后继单元的扫描触发器单元组成；所述扫描触发器单元包括一个多路选择器和一个扫描触发器，该多路选择器的输出端与该扫描触发器的输入端相连；加权随机信号产生逻辑单元，包括多个不同权值选通信号生成子单元；所述扫描森林的输入端与所述相移器输出端相连，所述扫描触发器组的选通信号端与对应权值选通信号生成子单元的输出端相连，所述扫描森林的输出端与所述响应压缩器的输入端相连；所述响应压缩器的输出端与所述多输入特征分析器的输入端相连。