发明名称 |
集成电路的仿真测试方法 |
摘要 |
一种集成电路仿真测试方法,其包括步骤:读入集成电路的网表,根据寄存器、锁存器、RAM、ROM各自的数据生成对应的列表文件,由列表文件按verilog硬件描述语言生成保存现场数据任务和恢复现场数据任务;在不同仿真时间点时调用保存现场数据任务,对所指定的不同仿真时间点的仿真现场数据进行保存;产生多个相互独立的仿真线程,每个仿真线程均启动仿真软件,调用恢复现场数据任务将每个仿真软件所仿真对应的集成电路初始化为在不同仿真时间点时保存的现场数据,并启动各个仿真线程进行仿真验证。本发明极大的缩短了仿真的时间,提高了仿真效率。 |
申请公布号 |
CN101719170A |
申请公布日期 |
2010.06.02 |
申请号 |
CN200910109891.3 |
申请日期 |
2009.11.27 |
申请人 |
深圳国微技术有限公司 |
发明人 |
黎嘉勇;田浦延;李达 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
深圳市康弘知识产权代理有限公司 44247 |
代理人 |
胡朝阳;孙洁敏 |
主权项 |
一种集成电路仿真测试方法,其特征在于,包括步骤:读入集成电路的网表,根据寄存器、锁存器、RAM、ROM各自的数据生成对应的列表文件,由列表文件按verilog硬件描述语言生成保存现场数据任务和恢复现场数据任务;在不同仿真时间点时调用保存现场数据任务,对所指定的不同仿真时间点的仿真现场数据进行保存;产生多个相互独立的仿真线程,每个仿真线程均启动仿真软件,调用恢复现场数据任务将每个仿真软件所仿真对应的集成电路初始化为在不同仿真时间点时保存的现场数据,并启动各个仿真线程进行仿真验证。 |
地址 |
518057 广东省深圳市南山区高新技术产业园南区高新南一道国微大厦二楼 |