芯片载体衬底及其制造方法

摘要

本发明公开了芯片载体衬底以及制造芯片载体衬底的方法。所述芯片载体衬底包含各位于衬底内的电容器开孔和侧向分开的通路开孔。伴随用于同时在衬底内蚀刻电容器开孔和通路开孔的等离子蚀刻方法内的微加载效应，形成的电容器开孔与通路开孔相比具有更窄的线宽和更浅的深度。随后，电容器被形成并位于电容器开孔内且通路被形成并位于通路开孔内。第一电容器板层、电容器电介质层和第二电容器板层的各种组合可相对于电容器开孔和通路开孔是连续的。

主权项

一种芯片载体衬底，包含：衬底，该衬底包含与贯穿衬底的通路开孔侧向分开的位于衬底内的电容器开孔；和位于电容器开孔内的电容器和位于通路开孔内的通路，其中，电容器开孔具有比通路开孔窄的线宽。