发明名称 采用新型时序操作的铁电编程信息存储单元的时序操作方法
摘要 本发明公开了属于半导体集成电路设计和制造技术领域的一种采用新型时序操作的铁电编程信息存储单元。其组成包括,一个锁存器,两个门控管和两个铁电存储电容。是在普通SRAM存储单元的基础上通过添加铁电电容来实现信息的非易失存储,并通过应用一种新型的时序操作对该编程单元进行编程。该编程单元结构紧凑,操作信号易于生成,操作时序简单且易于实现,同时降低了一定的电路功耗,适合应用作为FPGA中的编程单元,实现FPGA编程信息的非易失存储,并能应对突发断电的情况。
申请公布号 CN101252018B 申请公布日期 2010.06.02
申请号 CN200710121300.5 申请日期 2007.09.03
申请人 清华大学 发明人 贾泽;章英杰;任天令;刘理天;陈弘毅
分类号 G11C11/22(2006.01)I 主分类号 G11C11/22(2006.01)I
代理机构 北京众合诚成知识产权代理有限公司 11246 代理人 朱印康
主权项 一种采用新型时序操作的铁电编程信息存储单元的时序操作方法,其特征在于,新型时序操作包括:WL为门控信号,PL为极板信号,Vsup为电源,Vsd1、Vsd2是反相器环两内部节点电压,Polar1、Polar2是两电容的极化强度,在10微秒之前的操作为编程操作,对原有的0、1数据重写为1、0:首先在编程信号输入节点(BL)和编程信号反相信号节点(BLB)上分别施加数据1、0;然后在WL上施加一个高电平脉冲,并在此脉冲保持高电平的过程中在PL上施加一个宽度小于WL脉冲的高电平脉冲;可以看到,两内部节点电压Vsd1和Vsd2被成功的改写:Vsd1从0变1,Vsd2从1变0;两电容的极化强度也被翻转:Polar1从正极化变为负极化,Polar2从负极化变为正极化;写入成功后去掉电源,可以看到尽管两个内部节点电压Vsd1和Vsd2降为0,但是两电容的极化强度Polar1和Polar2并没有改变,重新上电后,两个内部节点的数据立刻得到了恢复,无须另加存储和恢复过程。
地址 100084 北京市北京100084-82信箱