发明名称 | 整合在单一基板上之电子元件及其制造方法 | ||
摘要 | 一种整合在单一基板上之电子元件及其制造方法,此方法包括提供一基板。接着在基板上形成至少二元件,其中所述之至少二元件是选自薄膜电晶体、记忆体、二极体、电容器、电阻器以及电感,其中所述之至少二元件是由多层膜层所构成,且各膜层是同时形成在基板上,而且这些膜层至少有一层是由一印刷制程所形成。 | ||
申请公布号 | TWI325744 | 申请公布日期 | 2010.06.01 |
申请号 | TW095131534 | 申请日期 | 2006.08.28 |
申请人 | 财团法人工业技术研究院 | 发明人 | 裴静伟 |
分类号 | H05K3/30 | 主分类号 | H05K3/30 |
代理机构 | 代理人 | 詹铭文;萧锡清 | |
主权项 | 一种整合在单一基板上之电子元件的制造方法,包括:提供一基板;在该基板上形成至少二元件,其中该至少二元件包括薄膜电晶体、记忆体、二极体、电容器、电阻器以及电感,其中该至少二元件是由多层膜层所构成,且各膜层是同时形成在该基板上,而且该些膜层分别是由一印刷制程(printing process)所形成,且该至少二元件的形成步骤包括:在该基板上形成一第一图案化导电层,其包括该薄膜电晶体之闸极、该记忆体之第一电极、该二极体之肖特基电极、该电容器之下电极、该电阻器之接触端以及该电感之两电极图案;在该记忆体之第一电极上形成一主动层;在该基板之上方形成一图案化绝缘层,其包括该薄膜电晶体之闸极绝缘层、该电容器之电容介电层以及该电阻器之绝缘层;在该图案化绝缘层上形成一图案化半导体层,其包括该薄膜电晶体之通道层、该二极体之主动层、该电阻器之第一电阻层;以及在该图案化半导体层上形成一第二图案化导电层,其包括该薄膜电晶体之源极与汲极、该记忆体之第二电极、该二极体之欧姆接触层、该电容器之上电极、该电阻器之第二电阻层。 | ||
地址 | 新竹县竹东镇中兴路4段195号 |