发明名称 |
非易失性半导体存储装置 |
摘要 |
本发明的目的是提供一种能够抑制通过栅电极间绝缘膜的泄漏电流,提高电可靠性的非易失性半导体存储装置。具备:在半导体基板上形成为行列状的多个存储器单元;选择性地连接于同一列方向的多个存储器单元的多个位线;连接于同一行方向的多个存储器单元的多个字线;各存储器单元具备:依次形成于半导体基板上的第1栅绝缘膜,电荷存储层,第2栅绝缘膜,控制电极,和沿着与电荷存储层相对的侧面,在所述硅基板上面形成的1对杂质注入层,其中,在沿着与位线垂直的剖面,在设电荷存储层的上部角部或者表面凸部的曲率半径为r、第2栅绝缘膜的氧化硅膜换算厚度为d时,r/d大于等于0.5。 |
申请公布号 |
CN101714561A |
申请公布日期 |
2010.05.26 |
申请号 |
CN200910224852.8 |
申请日期 |
2007.07.17 |
申请人 |
株式会社东芝 |
发明人 |
赤堀浩史;竹内和歌子;佐藤敦祥 |
分类号 |
H01L27/115(2006.01)I;H01L29/423(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
陈海红;刘瑞东 |
主权项 |
一种非易失性半导体存储装置,其特征在于,具备:半导体基板;在所述半导体基板上形成为行列状的多个存储器单元;选择性地连接于同一列方向的所述多个存储器单元的多个位线;以及连接于同一行方向的所述多个存储器单元的多个字线;其中,所述多个存储器单元的每一个,具备:形成于所述半导体基板上的第1栅绝缘膜;形成于所述第1栅绝缘膜上的电荷存储层;形成于所述电荷存储层上的第2栅绝缘膜;以及形成于所述第2栅绝缘膜上的控制电极;其中,在沿着与所述位线垂直的方向的剖面,在设所述电荷存储层的上部角部或者表面凸部的曲率半径为r、所述第2栅绝缘膜的氧化膜换算厚度为d时,r/d大于等于0.5。 |
地址 |
日本东京都 |