发明名称 |
组合逻辑电路 |
摘要 |
一种组合逻辑电路,包括第一逻辑块(B1),其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD),以分别接收第一和第二电源电流(I11,I12)。该电路还包括第二逻辑块(B2),其通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD),以分别接收第三和第四电源电流(I22,I21)。第一输出端(Q-)耦合到第一块(B1)和第一电阻器装置(R1)。第二输出端(Q+)耦合到第二逻辑块(B2)和第二电阻器装置(R2)。第一电流源(I0)至少耦合到第一输出端(Q-)和/或第二输出端(Q+)之一,以通过第一电阻器装置(R1)提供第一电源电流(I1),其基本等于通过第二电阻器装置(R2)的第二电源电流(I2)。 |
申请公布号 |
CN1993889B |
申请公布日期 |
2010.05.26 |
申请号 |
CN200580025610.6 |
申请日期 |
2005.07.18 |
申请人 |
NXP股份有限公司 |
发明人 |
M·A·T·桑杜利努;E·斯蒂克武尔特 |
分类号 |
H03K19/003(2006.01)I;H03K17/16(2006.01)I;H03K19/094(2006.01)I |
主分类号 |
H03K19/003(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
王波波 |
主权项 |
一种组合逻辑电路,包括:第一逻辑块(B1),通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD),以分别接收第一和第二电源电流(I11,I12),第二逻辑块(B2),通过第一电阻器装置(R1)以及通过第二电阻器装置(R2)耦合到电源端(VDD),以分别接收第三和第四电源电流(I22,I21),第一输出端(Q-),耦合到第一逻辑块(B1)和第一电阻器装置(R1),第二输出端(Q+),耦合到第二逻辑块(B2)和第二电阻器装置(R2),以及第一电流源(I0),其至少耦合到第一输出端(Q-)和/或第二输出端(Q+)之一,以通过第一电阻器装置(R1)提供第一电源电流(I1),所述第一电源电流(I1)等于通过第二电阻器装置(R2)的第二电源电流(I2),其中第一电阻器装置(R1)和第二电阻器装置(R2)是具有相等电阻的电阻器;以及每一个逻辑块包括并联耦合到第二晶体管(M2)的第一晶体管(M1),每个晶体管接收各自的第一单端逻辑信号(A)和第二单端逻辑信号(B),所述第一和第二晶体管被进一步耦合到第三晶体管(M3),所述第三晶体管(M3)由直流信号(VCM)来控制,该直流信号(VCM)等于逻辑高电压电平和逻辑低电压电平之间的平均电压电平。 |
地址 |
荷兰艾恩德霍芬 |