半导体存储装置

摘要

本发明揭示一种半导体存储装置，在具备数据掩码功能与数据线移位冗余功能的DRAM中，可削减配数层数，抑制功耗的增大。在连接内部数据掩码线DMN[0]～[15]的读出放大器写入电路13中，利用冗余技术将数据线移位时，对于连接到与移位前不同的数据掩码信号线DM[0]、[1]的读出放大器写入电路13，通过移位开关电路块11a、11b、11c供给掩码信号，而对于连接到与移位前相同的数据掩码信号线DM[0]、[1]的读出信号放大器写入电路13，不通过移位开关电路块11a、11b、11c供给掩码信号。

主权项

一种半导体存储装置，其特征在于，具备：分别连接于多条位线与多条字线之间的、存储单元数据的多个存储器单元；与所述多个存储器单元一个个连接、并对各存储器单元进行单元数据读写的多个读出放大器；分别接于所述多个读出放大器、并用来将各单元数据写入各读出放大器的多个读出放大器写入电路；分别接于所述多个读出放大器写入电路、并写入应分别写入各读出放大器的单元数据的多条数据线；在所述多条数据线中使不良数据线移位并置换为相邻的数据线的数据线移位电路；分别使所述多条数据线为有效用的多个选择晶体管；分别控制所述多个选择晶体管的多个栅极电路；分别连接于所述多个栅极电路的一输入端上的多个数据掩码线；以及对所述多条数据掩码线中规定数目的数据掩码线的每1条设置的、并对分别连接于所述规定数目的数据掩码线的所述栅极电路供给对于对应的所述读出放大器使所述单元数据的写入为无效用的掩码信号的多个掩码电路，要进行写入动作时，在将单元数据写入规定的读出放大器之后，使访问的所述存储器单元的字线为有效。