非ECC组件中的ECC实现

摘要

一种用来于非错误更正码(ECC)兼容组件中执行错误更正码检查的方法和装置。本方法包含接收逻辑地址，其中该逻辑地址映对至存储器的第一和第二物理地址。存储器的第一和第二物理地址对应于分别储存数据和相应ECC的存储器位置。本方法复包括转译逻辑地址成该第一和第二物理地址、通过数据通路存取该数据、通过相同的数据通路各自地存取ECC、以及检查使用该ECC的数据的完整性。

主权项

一种方法，包括：接收逻辑地址，其中，该逻辑地址映对至存储器的第一物理地址和该存储器的第二物理地址，其中，该第一物理地址储存数据，该第二物理地址储存对应于储存于该第一物理地址的该数据的错误更正码(ECC)；将该逻辑地址转译成该第一和第二物理地址；通过数据通路从该第一物理地址存取该数据；通过该数据通路分离地存取该ECC；以及使用该ECC检查数据的完整性。