一种改进的栅源跟随采样开关设计方法及其开关电路

摘要

一种改进的栅源跟随采样开关设计方法，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。按所述方法设计的开关电路，设有时钟倍乘电路、栅压导通开关和采样开关，其特征在于，用一个电容代替栅压导通开关电路中的一个NMOS管，并在栅压导通开关电路中增加了一个PMOS管。

主权项

一种改进的栅源跟随采样开关设计方法，其特征在于，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻；所述常规栅源跟随开关包括：(1)含两个NMOS管和两个电容构成的时钟倍乘电路：两个相同的NMOS管的漏极均接电源电压，每个NMOS管的源极与另一个NMOS管的栅极相连后分别接一个电容的上极板，两个电容的下极板分别接两相非交叠时钟，该两相非交叠时钟由时钟信号及其经倒相器输出的信号构成，上述两个电容之一的下极板接时钟信号，此电容的上极板为时钟倍乘电路的输出端；另一个电容的下极板接倒相器输出端；(2)含七个NMOS管、两个PMOS管和一个电容构成的栅压导通开关：七个NMOS管、两个PMOS管分别按逆时针方向排序，第一个NMOS管的栅极接时钟倍乘电路的输出信号，第一个NMOS管漏极接电源电压，第一个NMOS管的源极接电容的上极板，电容的下极板接第二个NMOS管的漏极，第二个NMOS管的栅极接时钟信号，第二个NMOS管的源极接地；电容的上极板还接第一个PMOS管的源极，第一个PMOS管的栅极同时接第二个PMOS管、第三个NMOS管及第四个NMOS管漏极，第一个PMOS管的衬底与源极相连，第二个PMOS管和第三个NMOS管栅极接倒相器的输出端，第二个PMOS管源极接电源电压，电容的下极板同时接第三个NMOS管、第四个NMOS管的源极以及第五个NMOS管的漏极，第一个PMOS管的漏极与第四个NMOS管、第五个NMOS管的栅极相连，第五个NMOS管的源极接采样输入信号，第一个PMOS管的漏极与第七个NMOS管的漏极相连，第七个NMOS管的栅极接电源电压，第七个NMOS管的源极接第六个NMOS管的漏极，第六个NMOS管的栅极接时钟信号，第六个NMOS管的源极接地；(3)由一个NMOS管构成的栅源跟随采样开关，NMOS管栅极接栅压导通开关中第五个NMOS管的栅极，NMOS管源极与栅压导通开关中第五个NMOS管的源极连接，此连接端为栅源跟随采样开关的输入，NMOS管漏极为栅源跟随采样开关的输出；上述减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管是用一个电容替代上述栅源跟随开关中栅压导通开关电路中的第三个NMOS管，该电容上极板接第二个PMOS管漏极，下极板接时钟信号。