发明名称 |
一种可提高半导体器件性能的沟槽隔离结构制作方法 |
摘要 |
本发明提供了一种可提高半导体器件性能的沟槽隔离结构制作方法,该半导体器件包括NMOS和PMOS管,该沟槽隔离结构包括分别设置在NOMS和PMOS管两侧的第一和第二沟槽隔离单元。现有技术中采用HDP CVD工艺制作STI无法满足最小特征尺寸不断减小的需求,但采用HARP工艺却对PMOS管产生不良影响。本发明的制作方法先沉积保护阻挡层;再光刻并刻蚀出第一沟槽隔离单元对应的第一隔离沟槽;然后通过HARP填充该第一隔离沟槽;接着进行CMP以形成第一沟槽隔离单元;然后光刻并刻蚀出第二沟槽隔离单元对应的第二隔离沟槽;之后通过HDP CVD工艺填充该第二隔离沟槽;最后进行CMP以形成第二沟槽隔离单元。本发明可提高具有NMOS和PMOS管的半导体器件的性能。 |
申请公布号 |
CN101419942B |
申请公布日期 |
2010.05.19 |
申请号 |
CN200710047357.5 |
申请日期 |
2007.10.24 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
郑春生;刘明源;张文广 |
分类号 |
H01L21/8238(2006.01)I;H01L21/762(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
屈蘅;李时云 |
主权项 |
一种可提高半导体器件性能的沟槽隔离结构制作方法,该半导体器件制作在硅衬底上且其包括NMOS和PMOS管,该沟槽隔离结构包括设置在NMOS管两侧的第一沟槽隔离单元和设置在PMOS管两侧的第二沟槽隔离单元,该沟槽隔离结构制作方法先进行步骤(1)在该衬底上沉积保护阻挡层;其特征在于,该制作方法还包括以下步骤:(2)光刻并刻蚀出第一沟槽隔离单元对应的第一隔离沟槽;(3)在该保护阻挡层的保护下通过高深宽比工艺填充该第一隔离沟槽;(4)进行化学机械抛光以形成该第一沟槽隔离单元;(5)光刻并刻蚀出第二沟槽隔离单元对应的第二隔离沟槽;(6)在该保护阻挡层的保护下通过高密度等离子体化学气相沉积工艺填充该第二隔离沟槽;(7)进行化学机械抛光以形成第二沟槽隔离单元。 |
地址 |
201203 上海市张江路18号 |