| 摘要 |
<p>In einem Layoutmuster-Erzeugungsverfahren wird eine spezifische Nacharbeitungszelle, die zur Edition verwendet wird, unter Nacharbeitungszellen und Füllzellen spezifiziert, die in einem Halbleiterchipbereich angeordnet sind, und ein spezifisches Muster einer vorgegebenen Form wird in einer Verdrahtungsschicht für die spezifische Nacharbeitungszelle erzeugt. Ein Dummyverdrahtungsmuster ist in zumindest einem Teil der Verdrahtungsschicht und der Füllzelle und unspezifizierten Nacharbeitungszellen unter anderen Nacharbeitungszellen als der spezifischen Nacharbeitungszelle angeordnet. Das spezifische Muster wird von der Verdrahtungsschicht für die spezifizierte Nacharbeitungszelle gelöscht. Ein Verdrahtungsmuster wird in der Verdrahtungsschicht für die spezifische Nacharbeitungszelle durch Verdrahten der spezifischen Nacharbeitungszelle als eine Logikzelle angeordnet.</p> |
