发明名称 用于实现任意脉宽的异步脉冲信号同步的电路
摘要 本发明公开的用于实现任意脉宽的异步脉冲信号同步的电路,包括第一非门、第一与门、S-R锁存器、第一D型触发器、第二D型触发器、第二非门、第二与门、第三非门、第三与门、第三D型触发器和第四D型触发器。电路中的第一非门,第一与门及S-R锁存器组成锁存单元,用以产生锁存信号。第一D型触发器,第三非门,第三与门及第三D型触发器组成复位单元,用以接收锁存信号,产生复位信号。第二D型触发器,第二非门,第二与门及第四D型触发器组成同步控制单元,用以接收锁存信号,产生同步时钟脉冲。本发明电路结构简单,在异步输入脉冲宽度变化时,尤其是宽度变化范围包含大于工作时钟周期的部分和小于工作时钟周期的部分时,可以实现异步脉冲信号的同步。
申请公布号 CN101694991A 申请公布日期 2010.04.14
申请号 CN200910154048.7 申请日期 2009.10.22
申请人 浙江大学 发明人 律新伟;张登伟;舒晓武;刘承
分类号 H03K5/26(2006.01)I 主分类号 H03K5/26(2006.01)I
代理机构 杭州求是专利事务所有限公司 33200 代理人 韩介梅
主权项 用于实现任意脉宽的异步脉冲信号同步的电路,其特征在于包括第一非门(1)、第一与门(2)、S-R锁存器(3)、第一D型触发器(4)、第二D型触发器(5)、第二非门(6)、第二与门(7)、第三非门(8)、第三与门(9)、第三D型触发器(10)和第四D型触发器(11),第一非门(1)的输入端与S-R锁存器(3)的置位端共同连接异步输入脉冲(Q i),第一非门(1)的输出端与第一与门(2)的一个输入端相连,第一与门(2)的输出端与S-R锁存器(3)的清零端相连,S-R锁存器(3)的输出端与第一D型触发器(4)输入端相连,第一D型触发器(4)输出端与第二与门(7)的一个输入端以及第二D型触发器(5)输入端和第三与门(9)的一个输入端相连,第二D型触发器(5)输出端与第二非门(6)的输入端相连,第二非门(6)的输出端与第二与门(7)的另一个输入端相连,第二与门(7)的输出端与第四D型触发器(11)输入端相连,第三与门(9)的另一个输入端与第三非门(8)的输出端相连,第三与门(9)的输出端与第三D型触发器(10)输入端相连,第三D型触发器(10)输出端与第一与门(2)的另一输入端及第三非门(8)的输入端相连,第一、第二、第三和第四D型触发器的时钟端均与工作时钟(CLK)相连。
地址 310027 浙江省杭州市浙大路38号