半导体装置及其制造方法

摘要

本发明系一种半导体装置及其制造方法，当元件尺寸缩小时本发明可以使元件之可靠度提高，其包括形成在基底上之第一绝缘层、包含导电层图案以及第二绝缘层图案之布线。而包含氧化矽为主之材料的第三绝缘层图案系形成在布线之侧壁，而且用以定义出接触洞之接触窗图案以及位于其侧壁之间隙壁系形成再布线上。此接触洞系接触第三绝缘层图案之表面并穿过第一绝缘层，因此用于布线的第二绝缘层图案之厚度可以减低，以增加布线之间的填间隙裕度。由于形成在布线侧壁之氧化矽间隙壁具有低介电常数，因此布线之间的寄生电容可以降低。

主权项

一种半导体装置，包括：一半导体基底；多数个第一绝缘层图案，形成在该半导体基底上；一布线，形成在该第一绝缘层图案上，该布线包括多数个导电层图案以及形成在该导电层图案上之多数个第二绝缘层图案；多数个第三绝缘层图案，形成在该布线之侧壁上，该第三绝缘层图案之材质包括氧化矽为主之材料；以及多数个接触窗图案，形成在该布线上，其中该接触窗图案包括形成在其侧壁上之多数个接触窗间隙壁，且该接触窗图案系定义出多数个接触洞，其系穿过该第一以及第三绝缘层图案，其中该接触窗图案以及该接触窗间隙壁之材质相对于该第三绝缘层图案具有蚀刻选择性。