具有互补差分输入级的比较器

摘要

一种比较器包括具有重叠的共模输入电压范围的互补(例如NMOS和PMOS)比较器单元(40，41)，该重叠的共模输入电压范围一起大致从轨到轨延伸。一种包括边沿检测器(42，43)、门(44，45)和锁存器(48)的数字逻辑布置响应于比较器单元的输出处的转变，以响应于最早的上升沿而使锁存器置位，并且响应于最早的下降沿而使锁存器复位。锁存器的输出构成比较器的输出。因此，比较器是边沿敏感的，并且具有针对较宽的共模输入电压范围而优化的速度。额外的逻辑门(46，47)可提供对锁存器的电平敏感控制。

主权项

1.一种比较器，包括：第一比较器单元(40)，其响应于第一范围的输入电压，用于提供第一比较信号；以及第二比较器单元(41)，其响应于第二范围的输入电压，用于提供第二比较信号，该第二范围与第一范围重叠；该比较器的特征在于逻辑布置(42-48)，其响应于所述第一比较信号和第二比较信号来提供比较器输出信号，该逻辑布置响应于表示比较结果的第一变化的所述第一比较信号的转变或所述第二比较信号的转变中首先发生的那个来提供第一状态的所述比较器输出信号，并且响应于表示比较结果的第二变化的所述第一比较信号的转变或所述第二比较信号的转变中首先发生的那个来提供第二状态的所述比较器输出信号，该第二变化与该第一变化相反，该第二状态与该第一状态相反。